#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11085534 A

(43) Date of publication of application: 30 . 03 . 99

(51) Int. Cl G06F 9/45

(21) Application number: 10184702

(22) Date of filing: 30 . 06 . 98

(30) Priority:

30 . 06 . 97 US 97 885008

(71) Applicant:

**SUN MICROSYST INC** 

(72) Inventor:

**GRIESEMER ROBERT** 


# (54) GENERATION AND PROVISION FOR INTERPRETER TO UTILIZE INTERPRETER STATE AND REGISTER CACHING


#### (57) Abstract:

PROBLEM TO BE SOLVED: To accelerate the execution speed of an interpreted computer program and further to provide an efficient interpreter concerning resources required for the interpreter.

SOLUTION: Concerning this method, the execution speed of a program to be interpreted is accelerated by using an operand stack. The most significant values of the operand stack are stored in registers 305, 405, 407 and 409 more than one. The state of the interpreter shows the data type of the most significant operand stack values stored in the registers more than one. Concerning a memory requested for the interpreter, the high-speed efficient interpreter can be generated.

COPYRIGHT: (C)1999,JPO





#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-85534

(43)公開日 平成11年(1999) 3月30日

(51) Int.Cl.<sup>6</sup>

識別記号

G06F 9/45 FΙ

G06F 9/44 320C

## 審査請求 未請求 請求項の数16 OL 外国語出頭 (全 54 頁)

(21)出願番号

**特願平10-184702** 

(22)出願日

平成10年(1998) 6月30日

(31)優先権主張番号 08/885008

(32) 優先日

1997年6月30日

(33) 優先機主張団

米国(US)

(71) 出願人 595034134

サン・マイクロシステムズ・インコーポレ

Sun Microsystems, I

nc.

アメリカ合衆国 カリフォルニア州

94303 パロ アルト サン アントニオ

ロード 901

(72)発明者 ロバート グリーセマー

アメリカ合衆国、 カリフォルニア州、

メンロ パーク, オーク レーン 960.

ナンパーエフ


(74)代理人 弁理士 長谷川 芳樹

# (54) 【発明の名称】 インタブリダ状態及びレジスタキャシングを利用するインタブリタの発生及び実現

## (57)【要約】

【課題】 インタープリットされているコンピュータブ ログラムの実行速度を向上させる新しい技法に対する必 要性がある。さらに、インタプリタが必要とする資源に 関して、効率的なインタプリタを提供するための必要性 がある。

【解決手段】 オペランドスタックを使って、インター プリットされるプログラムの実行速度を向上させるシス テムと方法が提供される。オペランドスタックの最上位 のための値は1つ以上のレジスタ(305、405、4 07、409) に格納される。インタプリタの状態は、 1 つ以上のレジスタに格納されるオペランドスタックの 最上位のための値のデータタイプを示している。 インタ プリタに要求されているメモリに関して高速で効率的な インタプリタを生成することができる。



#### 【特許請求の範囲】

【請求項1】 複数のレジスタを含むコンピュータシステムにおいて最上位を有するオペランドスタックを含むインタプリタをインプリメントする方法であって、

該複数のレジスタのうちの少なくとも1つのレジスタに 該オペランドスタックの最上位のための値を格納するス テップと、

該少なくとも1つのレジスタに格納されている該オペランドスタックの最上位のための該値のデータタイプを示すために、インタプリタの状態を利用するステップと、を備える方法。

【請求項2】 該データタイプは、整数、倍長整数、単精度浮動小数点数、および倍精度浮動小数点数からなる 群から選択される、請求項1に記載の方法。

【請求項3】 該データタイプは、該オペランドスタックの最上位のための該値が該少なくとも1つのレジスタに現在のところ格納されていないことを示すボイドである、請求項1または2に記載の方法。

【請求項4】 該オペランドスタックの最上位を利用する命令は、該少なくとも1つのレジスタをアクセスする、請求項1~3のいずれか1つに記載の方法。

【請求項5】 該複数のレジスタは、異なるデータタイプの値を格納するために使用される少なくとも2つのレジスタを含む、請求項1~4のいずれかに記載の方法。

【請求項6】 該インタプリタの状態によって示された データタイプは、該オペランドスタックの最上位を格納 する該複数のレジスタうちの少なくとも1つを指定す る、請求項1~5に記載の方法。

【請求項7】 該インタプリタは Java 仮想マシンである、請求項 $1\sim6$  のいずれかに記載の方法。

【請求項8】 複数のレジスタを含むコンピュータシステムにおいて該少なくとも1つのレジスタにオペランドスタックの最上位のための値を格納するインタプリタを発生する方法であって、

該インタプリタによってインタープリットされるべき仮 想マシン命令を選択するステップを備え、

該インタプリタの状態を選択するステップを備え、該インタプリタの状態は、該複数のレジスタの少なくとも1 つのレジスタに格納される該オペランドスタックの最上 位のための値のデータタイプを示し、

該選択された状態が期待された状態と異なる場合、該選択された仮想マシン命令に対する該期待された状態に該インタプリタを置くための、インタプリタのためのコンピュータコードを発生するステップを備え、

該インタプリタのためのコンピュータコードを生成し、 該選択された仮想マシン命令を実行するステップを備え る、方法。

【請求項9】 眩選択された仮想関数のための該期待さ にコンパイルされることがれた状態は、仮想マシン命令を実行する前に該インタプ 仮想マシンは、仮想マシンリタの期待された状態を格納する、仮想マシン命令によ 50 するインタプリタである。

2 ってインデックス付けされる表をアクセスすることによって、獲得される、請求項8に記載の方法。

【請求項10】 該表は、該仮想マシン命令の実行後の 該インタプリタの現在の状態を格納する、請求項9に記 載の方法。

【請求項11】 該表は、該インタプリタのためのコン ピュータコードを発生し該仮想マシン命令を実行する関 数へのポインタを格納する、請求項9に記載の方法。

【請求項12】 該選択された関数を実行する該インタ プリタのためのコンピュータコードは、該インタブリタ のためのコンピュータコードを発生し該仮想マシン関数 を実行する関数へのポインタを格納する、仮想マシン命令によってインデックス付けされた表に指定された関数を呼ぶことによって発生される、請求項8~11のいずれかに記載の方法。

【請求項13】 次の仮想マシンコードをフェッチする 該インタプリタのためのコンピュータコードを発生する ステップを、更に備える請求項8~12に記載の方法。

【請求項14】 該選択された仮想マシン命令の実行の 20 後のインタプリタの現在の状態のための次の仮想マシン 命令を実行する該インタプリタにおけるロケーションへ ジャンプするための該インタプリタのためのコンピュー タコードを発生するステップを、更に備える請求項8~13のいずれかに記載の方法。

【請求項15】 該選択された仮想マシン命令が選択された状態にとって非合法である場合、インタプリタにおける該ロケーションはエラーを処理する、請求項8~14の何れかに記載の方法。

【請求項16】 該インタプリタはJava仮想マシン 30 である、請求項8~15に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ソフトウェアインタプリタのインプリメンテーション及び生成に関する。より具体的には、スタックベースの(stack-based)操作を最適化するためにレジスタを利用するJavaTM仮想マシンのためのインタプリタを実現し、また生成することに関する。

[0002]

【従来の技術】JavaTMプログラム言語は、サンマイクロシステムズによって開発され、また小さなパーソナルコンピュータからスーパーコンピュータに至る幅広い範囲のコンピュータ上において実行されるに持ち運びに十分であるように設計された、オブジェクト指向の高級プログラミング言語である。JavaTM(または他の言語)で記述されたコンピュータプログラムは、JavaTM仮想マシンによって実行されるための仮想マシン命令にコンパイルされることができる。一般に、JavaTM仮想マシンは、仮想マシン命令をデコードし、また実行するインタプリタである。

10

【0003】 Java<sup>TM</sup>仮想マシンのための仮想マシン命令はパイトコードであり、そのことは、その仮想マシン命令が1以上のパイトを含むことを意味する。そのパイトコードは、「クラスファイル」と呼ばれる特別のファイル形式に格納される。そのパイトコードに加えて、クラスファイルはシンボルテーブルおよび他の付属の情報を含んでいる。

【0004】1つ以上のクラスファイルにおいてJavaパイトコードとして具現化されているコンピュータプログラムは、プラットフォームに依存しない。コンピュータプログラムは、Java仮想マシンのインプリメンテーションを走らすことができる任意のコンピュータ上において、変形されずに(unmodified)、実行されることができる。Java仮想マシンは、Java仮想マシンのためのコンピュータプログラムがプラットフォームに依存しないことを可能にしている主な因子である、

「一般的な (generic) 」コンピュータのソフトウェアエミュレータである。

#### [0005]

【発明が解決しようとする課題】 Java 仮想マシンは、一般にソフトウェアインタープリタとして実現される。伝統的なインタープリタは、実行中にひと時に一命令毎に、インタープリットされた (interpret、解釈された) プログラムの仮想マシン命令をデコードし、また実行する。一方、コンパイラは、実行中にデコードが行われないように、実行に先だってソースコードを固有のマシン命令にデコードする。伝統的なインタブリタは、各命令に出会うたび毎に繰り返しその命令が実行される前に命令をデコードするので、コンパイルされたプログラムの固有のマシン命令は固有のマシンまたはコンピュータシステム上においてデコードを必要とすることなく実行されることができるので、インタープリットされたプログラムの実行は、典型的には、コンパイルされたプログラムの実行よりかなり遅くなる。

【0006】インタープリットされたプログラムをデコードして、実行するために、ソフトウェアインタープリタが実行されなければならないので、ソフトウェアインタープリタは、资源(例えば、メモリ)を消費して、したがって、その資源は、インタープリットされたプログラムにもはや利用可能でない。これは、固有のマシン命40令を実行するコンパイルされたプログラムとは際立って対称的であって、それゆえ、コンパイルされたプログラムは、対象のコンピュータ上において直接に実行されることができ、したがって、インタープリットされたプログラムよりも多くの資源を一般的に自由に利用できる。

【0007】そのため、インタープリットされているコンピュータプログラムの実行速度を向上させる新しい技法に対する必要性がある。さらに、インタプリタが必要とする資源に関して、効率的なインタプリタを提供するための必要性がある。

[0008]

【課題を解決するための手段】一般に、本発明のいくつ かの実施例は、インタープリタによって実行されるコン ピュータプログラムの実行速度を増加させる革新的なシ ステムおよび方法を提供する。このインタプリタは、仮 想マシン命令を実行するために利用されるオペランドス タックを含む。オペランドスタックの最上位のための値 は、1つ以上のレジスタに格納されて、この値は、スタ ックベースの仮想マシン命令の実行速度が向上されるこ とを可能にする。インタープリタの状態は、1つ以上の レジスタに格納されたオペランドスタックの最上位ため の値のデータタイプを示すために利用される。この発明 の場合、プログラムは、レジスタを用いて、より効率的 な方法でインタープリットされることができる。加え て、インタープリタのサイズは、小さく保たれ、より多 くの資源がインタープリットされたプログラムのために 利用可能であることを可能にする。この発明のいくつか の実施例が以下に記載される。

【0009】ある実施例においては、オペランドスタックを含むインタプリタをインプリメントするためのコンピュータでインプリメントされる方法が提供される。オペランドスタックの最上位のための値は、スタック上に格納される、多くの伝統的なコンピュータは、異なったデータタイプを格納するためのレジスタを有する。そのため、スタックの最上位のための値は、そのデータタイプを格納するための値は、そのデータタイプに適した1つ以上のレジスタに格納されて、インタープリタの状態は、1つ以上のレジスタに格納されるオペランドスタックの最上位のための値のデータタイプを示す30 ために利用される。好ましい実施例においては、インタプリタはJava仮想マシンであり、またインタプリタの状態は、整数、倍長整数、単精度浮動小数点数、および倍精度浮動小数点数を含むことができる。

【0010】別の実施例においては、1つ以上のレジス タにオペランドスタックの最上位のための値を格納する インタプリタを生成するための、コンピュータでインプ リメントされる方法が提供される。インタープリタの状 態は、1つ以上のレジスタに格納されるオペランドスタ ックの最上位のための値のデータタイプを示している。 インタプリタを生成するために、コンピュータは、可能 な全ての仮想命令およびインタプリタの状態にわたって (through) ループすることができる。 各繰り返しにお いて、仮想マシン命令およびインタプリタの状態が選択 されることができる。選択された状態が、選択された仮 想マシン命令の実行に先立って期待されるインタプリタ の状態と違っているならば、期待された状態にインタプ リタを置くようにインタプリタのためのコンピュータコ ードが生成される。ひとたび、選択された仮想マシン命 令の実行に先立って期待される状態にそのインタプリタ 50 があることがわかると、選択された仮想マシン命令を実 行するようにインダプリタのためのコンピュータコードが生成される。選択された仮想マシン命令に対する期待された状態は、仮想マシン命令を実行する前のインタプリタの期待される状態と、仮想マシン命令を実行した後の現在のインタプリタの状態とを格納し仮想マシン命令によってインデックス付けされたテーブルをアクセスすることによって獲得されることができる。さらに、選択された仮想マシン命令を実行するインタプリタのためのコンピュータコードは、テーブルにおいて特定された関数を呼ぶことによって生成されることができる。

【0011】他の実施例においては、コンピュータで可 読な媒体によって格納され、仮想マシン命令のインタプ リタのためのデータ構造が提供される。このデータ構造 は、仮想マシン命令によってインデックス付けされ、且 つ多重のフィールドを有するテーブルである。テーブル のある1つのフィールドには、仮想マシン命令の実行前 のインタプリタの期待される状態が格納される。テーブ ルの別のフィールドには、仮想マシン命令の実行後のイ ンタプリタの現在の状態が格納される。さらに、テーブ ルのフィールドは、仮想マシン命令を実行するためにイ ンタプリタのためのコンピュータコードを生成する関数 へのポインタを格納するために利用されることができ る。好ましい実施例においては、インタプリタの状態 は、1つ以上のレジスタに格納されているインタプリタ のオペランドスタックの最上位のための値のデータタイ プを示す。

【0012】他の実施例においては、仮想マシン命令のインタプリタのためのコンピュータで可読な媒体によって格納されたデータ構造が提供される。データ構造は、仮想マシン命令によってインデックス付けされ、且つ多重のフィールドを有するテーブルであって、各フィールドは、インタプリタの状態に関連付けられ、またインデックス付けされた仮想マシン命令を実行するインタプリタ内のロケーションへのポインタを格納する。インタプリタの状態は、1つ以上のレジスタに格納されたインタプリタの状態は、1つ以上のレジスタに格納されたインタプリタのオペランドスタックの最上位のための値のデータタイプを示すことができる。好ましい実施例においては、インタプリタの状態は、整数、倍長整数、単精度浮動小数点数、および倍精度浮動小数点数である。

【0013】本発明の他の特徴や利点は、添付図面に関連して以下の詳細な説明を見れば容易に明らかになる。

#### [0014]

#### 【発明の実施の形態】

#### 定義

マシン命令 - オペレーションコード (オペコード) と随意に (optionally) 1 つ以上のオペランドによって 特定される操作を実行することをコンピュータに指示す る命令

仮想マシン命令 - ソフトウェアでエミュレートされる (software emulated) マイクロプロセッサまたはコ

ンピュータのアーキテクチャのためのマシン命令 (仮想コードとも呼ばれる)。

6

固有の (Native) マシン命令 - 特定のマイクロプロセッサまたはコンピュータのアーキテクチャのために設計されたマシン命令 (ネイティブコードとも呼ばれる)。 クラス - クラスの各オブジェクトが会ねデ

る)。 クラス - クラスの各オブジェクトが含むデータおよびメソッドを定義するオブジェクト指向のデータタイプ。

関数 - ソフトウェアルーチン (サブルーチン、手続 10 き、メンパ関数、およびメソッドとも呼ばれる)。

オペランドスタック – 実行中にマシン命令によって 使用するためにオペランドを格納するために利用するス タック。

バイトコードポインタ (BCP) – 実行されている 現在のJava仮想マシン命令 (例えば、バイトコー ド)を指すポインタ。

プログラムカウンタ (PC) – 実行されているイン タプリタの (典型的には、固有の) マシン命令を指すポインタ。

20 インタプリタ - 典型的にはコンピュータプログラムにおける各命令を翻訳し、次に実行するソフトウェアまたはハードウェア内のプログラム。

インタプリタ生成器 - インタプリタを生成するソフトウェアまたはハードウェアにおけるプログラム。

#### 【0015】概要

以下に続く記述において、本発明が、Java仮想マシン命令 (パイトコード)を実行するためのJava仮想マシンをインプリメントする (implement、実現する)好ましい実施例を参照して記述される。特に、IBMパ30 ーソナルコンピュータ (Intel x86マイクロプロセッサアーキテクチャ)の固有のマシン命令を含んで例示が記述される。しかしながら、この発明は、特別の言語、コンピュータアーキテクチャ、または特定のインプリメンテーション (implementation、実現)に限られるものではない。したがって、以下に続く実施例の記述は、例示のためであって、限定のためではない。

【0016】図1は、本発明の実施例のソフトウェアを実行するために使用されることができるコンピュータシステムの例を図示している。図1は、ディスプレイ3、
40 スクリーン5、キャビネット7、キーボード9、マウス11は、グラフィカルユーザインターフェースを用いて対話する (interact) ための1つ以上のボタンを有りメントするコンピュータコードと、本発明をインプリメントするコンピュータコードと、本発明とともに使用するデータ、などを組み込むソフトウェアプログラムを格納し、また検索するために使用することができるCDーROMドライブ13、システムメモリ、およびハードドライブ(図2を見よ)を収納する。コンピュータで150 銃な例示的な記憶媒体としてCD-ROM15が示され

ているけれども、フロッピーディスク、テープ、フラッシュメモリ、およびハードドライブを含むコンピュータで可読な他の記憶媒体を使用することもできる。さらに、(例えば、インターネットを含むネットワークにおける)キャリア波(carrier wave)で具現化されたデータ信号が、コンピュータで可読な記憶媒体であることもできる。

【0017】図2は、本発明の実施例のソフトウェアを 実行するために使用されるコンピュータシステム1のシ ステムプロック図を示す。図1にあるように、コンピュ ータシステム1は、モニタ3およびキーボード9、並び にマウス11を含む。コンピュータシステム1は、更 に、中央プロセッサ51、システムメモリ53、固定記 憶装置55 (例えば、ハードドライブ)、リムーパブル (removable、 着脱可能な) 記憶装置 57 (例えば、 C D-ROMドライブ)、ディスプレイアダプタ59、サ ウンドカード61、スピーカ63、およびネットワーク インターフェース65といった、サブシステムを含む。 本発明とともに使用するために適した他のコンピュータ 含むこともある。例えば、別のコンピュータシステム は、1つより多いプロセッサ51 (例えば、マルチプロ セッサシステム)、キャッシュメモリを含むこともでき るでしょう。

【0018】コンピュータシステム1のシステムパスアーキテクチャは、矢印67で表わされる。しかしながら、これらの矢印は、サブシステムをリンクするために役立つ相互接続のスキームの例示である。例えば、中央プロセッサをシステムメモリおよびディスプレイアダプタに接続するためにローカルバスを利用することもでき 30 るでしょう。図2に示されたコンピュータシステム1は、本発明と共に使用するために適したコンピュータシステムの単なる例である。サブシステムの異なった構成を有する他のコンピュータアーキテクチャを利用することができる。

【0019】典型的には、Javaプログラミング言語で記述されたコンピュータプログラムは、Java仮想マシン命令またはバイトコードにコンパイルされ、これらは、その後に、Java仮想マシンによって実行される。そのバイトコードは、インタープリテーションのためにJava仮想マシンへ入力されるクラスファイルに格納される。図3は、インタープリタである、Java仮想マシンによる実行を通して、単純な一片のJavaソースコードの進行(progression)を示している。

【0020】Javaソースコード101は、Javaで記述された古典的なHelloWorldプログラムを含んでいる。ソースコードは、その後に、ソースコードをパイトコードにコンパイルするパイトコードコンパイラ103に入力される。パイトコードは、ソフトウェアがエミュレートする(software emulated)コンピュ

ータによって実行されるので、仮想マシン命令である。 典型的には、仮想マシン命令はジェネリック(generi c)である(すなわち、特定のマイクロプロセッサまた はコンピュータのアーキテクチャのために設計されたも のではない)が、しかし、このことは要求されていな い。バイトコードコンパイラは、Javaプログラムの ためのバイトコードを含むJavaクラスファイル10 5を出力する。

8

【0021】Javaクラスファイルは、Java仮想 70 マシン107へ入力される。Java仮想マシンは、Javaクラスファイル内のパイトコードをデコードして、実行するインタプリタである。このJava仮想マシンは、インタプリタであるが、しかしこれはマイクロプロセッサまたはコンピュータのアーキテクチャ (例えば、ハードウェアには存在しないかもしれないマイクロプロセッサまたはコンピュータアーキテクチャ)をソフトウェアでエミュレートするので、通例、仮想マシンとして参照される。

本発明とともに使用するために適した他のコンピュータ 【0022】インタプリタは、以下のプロセスを繰り返システムは、付加的な、または、少数のサブシステムを 20 し実行することによってバイトコードプログラムを実行含むこともある。例えば、別のコンピュータシステム することができる。

実行 - 現在のバイトコードの操作を実行する。進行 - バイトコードポインタを次のバイトコードに進める。

ディスパッチ ー バイトコードポインタにおけるバイトコードをフェッチして、そのバイトコードを実行すること (implementation) (すなわち、実行ステップ) へジャンプする。

実行ステップは、特定のバイトコードの操作を実行する (implement)。進行ステップは、バイトコードポイン タが次のバイトコードを指すように、そのポインタをインクリメントする。最後に、ディスパッチステップは、現在のバイトコードポインタのところの (at) バイトコードをフェッチして、そのバイトコードを実行する固有 のマシンコードの一片へジャンプする。バイトコードのための、実行一進行ーディスパッチシーケンスの実行は、一般に「インタープリテーションサイクル (implementation cycle)」と呼ばれる。

【0023】好ましい実施例においては、インタプリタ 40 は前述のインタープリテーションサイクルを利用するけれども、本発明との関連において他の多くのインタープリテーションサイクルを利用できる。例えば、インタプリタは、ディスパッチー実行一進行のインタプリテーションサイクルを実行することができ、または、各サイクルにおいてより多くの若しくはより少ないステップがあってもよい。したがって、この発明は、ここで記載された実施例に限られない。

【0024】 Java仮想マシンの実現および生成 Java仮想マシンのための仮想マシン命令は、スタッ 50 クベースの命令を含む。このため、仮想マシンのオペラ ンドうちの1つ以上は、オペランドスタックに格納され ることがある。オペランドスタックを説明する前に、一 般的なスタックについて議論することが利益があるかも しれない。

【0025】図4 (a) は、データ203を格納するス タック201を示している。このスタックを用いて、デ ータ値をスタックの最上位 (トップ) に「プッシュ」す ることができる。代わりに、データ値を「ポップ」して スタックの最上位から離す (off) ことができる。概念 的には、スタックの最上位だけがアクセスされることが 10 ンがインプリメントされているコンピュータに指図する でき、それで、そのスタックは、最も最近にスタックに プッシュされたデータが、ポップされスタックから離れ るべき最初のデータであることを意味するファーストイ ン・ファーストアウト (FIFO) のデータ構造であ る、として知られている。スタックポインタ (SP) 2 05は、スタック201の最上位を差し指す。このた め、SPは、データ値がスタック201上にプッシュさ れるとき、そしてポップされスタックから離されるとき 変化する。簡単のために、ここに記載されたスタック は、メモリ内で上方に成長するように示され、また記載 20 されているが、しかしながら、これは単なるグラフィカ ルな表現であって、当業者は、スタックが他の多くの方 法(例えば、メモリの下の方へ成長する方法)で示さ れ、且つ/または実現されることができることを容易に 認識する。

【OO26】Java仮想マシンのための仮想マシン命 令は、図4 (a) に示されたスタックに類似したオペラ ンドスタックを実現することを求める。より具体的に は、Java仮想マシンにおけるオペランドスタック は、実行中にパイトコードによる使用のためにオペラン ドを格納するように利用される。以下は、どのようにオ ペランドスタックがJava仮想マシンにおいて利用さ れるかを示すために助けとなり得る一例である。

【0027】Javaソースコードが、ステイトメント X:=A+Bを含むとし、ここで、X、A、Bは整数変 数である。このステイトメントは、以下のパイトコード にコンパイルされる。

- ILOAD A 1.
- 2. ILOAD B
- 3. IADD
- ISTORE X 4.

各パイトコードに先行する「I」は、このパイトコード によって操作されたデータタイプが整数であることを示 している。倍長 (long) 整数には「L」、単精度浮動少 数点数 (single-precision floating point) には

「F」、倍精度浮動小数点数 (double-precision float ing point) には「D」によって命名される他のデータ タイプのための対応するパイトコードが存在する。Ja va 仮想マシンにおいては、整数データタイプは32ビ ットであり、倍長整数データタイプは64ビットであ

り、単精度浮動小数点数データタイプは32ビットであ り、倍精度浮動小数点数データタイプは64ビットであ る。以下に記述されるように、仮想マシンにおけるこれ らのデータタイプのサイズは、仮想マシンをインプリメ ントするコンピュータシステムにおけるサイズと同じで はない場合もある(例えば、IBMパーソナルコンピュ ータにおける通常の整数データタイプは、16ビットで あり、64ビットの倍長整数のための直接のサポートは ない)、そこで、Java仮想マシン命令と、仮想マシ 固有のマシン命令とを区別することが重要である。

【0028】最初のILOADバイトコードは、変数A の値をオペランドスタック上にロードする。 同様に、2 番目のILOADパイトコードは、変数Bの値をオペラ ンドスタック上にロードする。パイトコードIADD は、2つのデータ値をポップしてオペランドスタックか ら離して、この2つの値を加えて、その和をオペランド スタック上にプッシュする。予測されるように、IST OREパイトコードは、データ値、この例では和の値、 をポップしてオペランドスタックから離し、それを変数 Xに格納する。この単純な例示は、Javaバイトコー ドがどのようにオペランドスタックを使うかを概念的に 示している。

【0029】本発明のいくつかの実施例は、データ値が オペランドスタックにプッシュされるときにしばしば、 引き続いて(オペランドスタックの最上位を修正しない 介在(intervening) バイトコードを持ち、または持た ずに)その値がポップされオペランドスタックから離れ るという事実を利点に持つ。典型的には、オペランドス タックはメモリにインプリメントされるが、本発明のい くつかの実施例の場合には、オペランドスタックの最上 位に関する値は、1つ以上のレジスタに格納される。レ ジスタはメモリより速いアクセス時間を有するので、オ ペランドスタックの最上位のためのアクセス時間は縮小 され、インタープリット(解釈)されたプログラムのよ り高速なインタープリテーションに帰着する。

【0030】図4 (b) は、データ303を格納するオ ペランドスタック301を示している。データ303 は、レジスタ305に格納されたオペランドスタックの 40 最上位のためのデータ値と、メモリ上のデータ値との両 方を含む。スタックポインタ'(SP')307は、オ ペランドスタック301の最上位の概念的には直後のデ ータタイプを差し指す。この議論は、単一のオペランド スタックに焦点を当てているることに注目すべきであ る。しかしながら、本発明に従ってインプリメントされ ることができる(例えば、異なるスレッドおよびメソッ ドのための) 単一のコンピュータシステムに複数のオペ ランドスタックがあることがある。

【0031】伝統的なコンピュータシステムでは、典型 50 的には、あるレジスタは特定のデータタイプを格納する ためにより適合している状態で、多くの異なったレジスタを有する。例えば、コンピュータは32ビット幅のレジスタ、および64ビット幅のレジスタを有することができる。仮想的なコンピュータ上の整数が32ビット値であり、一方、倍長整数が64ビット値であるならば、そのデータ値のサイズを満たすレジスタにそのデータを格納したことがより効率的である。さらに、コンピュータシステムは、単精度浮動小数点数または倍精度浮動小数点数のような特定のデータタイプを格納するように設計されたレジスタを有することがある。

【0032】より具体的には、IBMパーソナルコンピ ユータ (Intel x86アーキテクチャ) は、多く の異なったタイプのレジスタを含む。32ビットレジス タ(例えば、EAX)、および浮動小数点数レジスタ (例えば、F(O)) がある。加えて、Intel x 86マイクロプロセッサのデータタイプのいくつかは、 Java仮想マシンにおける対応物とは異なったサイズ を有する。例えば、通常の整数データタイプは、Int el 80386マイクロプロセッサにおいて、16ビ ット幅であり、また倍長整数データタイプは、32ビッ ト幅である。これらのデータタイプは、Java仮想マ シンの対応物の半分のサイズである。そのため、Jav a 仮想マシンがx86マシン上にインプリメントされて いる好ましい実施例においては、Java仮想マシンに おける整数は、x86マシンにおける倍長整数と同じサ イズ (すなわち、両方とも32ビット値) である。

【0033】以前に述べたように、命令が仮想マシンの 命令、または、固有のマシン命令のどちらかであること を心にとどめておくことは重要である。Java仮想マ シン命令は、アセンブリ言語と似ていて、幸いなこと に、簡単に識別可能な違いがある。Java仮想マシン のために記述されたバイトコードにおいては、そのパイ トコードが関係する (pertain) データタイプがその命 令に先行する(例えば、ISTOREにおいて、「I」 が整数を表わす)。これはデータタイプが命令に引き続 く(例えば、POPLにおいて「L」は倍長整数を表わ す)x86マイクロプロセッサのためのアセンブリコー ド(または、固有のマシン命令)とは際立って対照的で ある。このことは、本発明のすべての実施例に対して真 実ではなさそうだけれども、この区別が、ここで記述さ れた好ましい実施例の読者の理解を助けることが望まれ る。

【0034】図4 (b) に手短に戻ると、たった1つの レジスタのみが示され、またオペランドスタック301 が異なったデータタイプを格納するために利用されるこ とができるので、1つの問題があり、そのため、オペラ ンドスタックの最上位のための値を格納するために利用 可能な異なったレジスタを有することが望ましい。図4 (c) は、x86マイクロプロセッサ上にインプリメン トされたJava仮想マシンのためのオペランドスタッ

ク401を示している。オペランドスタック401は、 レジスタ405、407、または409の1つに格納さ れたオペランドスタックの最上位のための値と、メモリ 内のデータ値との両方を含むデータ403を格納する。 好ましい実施例においては、レジスタ405は、オペラ ンドスタックの最上位のための仮想マシン整数を格納す るための3 2 ビットレジスタ (EAX) である。 レジス タ407は、オペランドスタックの最上位のための仮想 マシン倍長整数を格納するための2つの32ビットレジ 10 スタ (EDX、EAX) の組合わせである。 レジスタ 4 09は、単精度浮動小数点数と倍精度浮動小数点数との 両方を格納するための64ビット浮動小数点数レジスタ (F (0)) である。特定のレジスタの指定 (designat ion) は、本発明をより良く図示するように設けられ、 しかしながら、本発明は、いかなる特定のレジスタおよ びコンピュータアーキテクチャに限定されないことを理 解すべきである。

12

【0035】スタックポインタ'(SP')411は、概念的にはオペランドスタック401の最上位の直後を 差し指している。いま、オペランドスタックの最上位の ための値を格納していることができる1つを越えるレジスタがあるとすると、どのレジスタ (register)または レジスタ 達 (registers)がこの値を格納したかを知ることが望ましい。1つの技法は、オペランドスタックの 最上位上の値のデータタイプを示す値をメモリ内にまた はレジスタ内に格納することであろう。このことによって、この値は、オペランドスタックの最上位を格納する 正しいレジスタまたはレジスタ 達を決定するためにアクセスされ得るであろう。

30 【0036】この技法は作用する場合もあるけれども、 その技法を不満足にするかもしれないいくつかの重要な 欠点がある。例えば、オペランドスタックの最上位のデ ータタイプを特別に決定することは、オペランドスタッ クの最上位を格納するためにレジスタを利用するという パフォーマンスの向上を相殺することもある。

【0037】本発明のいくつかの実施例の場合、インタプリタは、複数の状態において動作する。各状態は、1つ以上のレジスタに格納されたオペランドスタックの最上位の値のデータタイプを表わしている。その状態は、時間における任意の点においてインタプリタの本来備わ

9 時間における任意の点においてインタプリタの本来備わっている (inherently) 特質であり、このため、オペランドスタックの最上位のデータタイプを決定することは必要とされない。

【0038】好ましい実施例においては、インタプリタは以下のような5つの異なった状態の1つにあり得る。 ITOS - オペランドスタックの最上位(TOS)として(for)整数がレジスタ(register(s))に格納される

LTOS - TOSとして倍長整数がレジスタ (regist 50 er(s)) に格納される

FTOS - TOSとして単精度浮動小数点数がレジスタ (register(s)) に格納される

DTOS - TOSとして倍精度浮動小数点数がレジスタ (register(s)) に格納される

VTOS - TOSが現在のところレジスタ (register (s)) に格納されていないことを示すvoid TOS 上記のように、VTOS状態は他の状態とは異なり、なぜならオペランドスタックの最上位が現在のところどのレジスタにも格納されていないことを示すからである。データ値がオペランドスタックにプッシュされ、ポップされ離されるとき、インタプリタはVTOS状態と他の状態の1つとの間を交互に変動することが明らかであるべきである。

【0039】インタプリタの異なった状態を管理することを手助けする (assist) ために、図5に示されるテンプレート表 (データ構造) 501が、本発明のいくつかの実施例において利用される。テンプレート表501は、バイトコード503によってインデックス付けされ、フィールド505、507、509を含む表である。テンプレート表501は、200を越える (over)レコード (例えば、各バイトコードのために1つ)を有することができるけれども、本発明を最も良く表示すると考えられる部分集合のみが示されている。

【0040】仮想マシン命令(または、パイトコード) 態、FTOS状態、DTが、テンプレート表501をインデックス付けするため に利用される。フィールド505は、仮想マシン命令5 するインタプリタ内のに ポインタを格納する。 気 が実行される前の、期待されているインタプリタの ポインタを格納する。 グプリタの状態に関連を は、生成されたインタラ ち、表示されていない。 ランドスタックの最上位のための整数があることを示し ているITOS状態にインタプリタがある、ことが期待 されている。インタプリタがある、ことが期待 されている。インタプリタがある、ことが期待 されている。インタプリタが期待した状態に実行中にい ないならば、それは必ずしもエラーを示すのではない が、しかし、以下に詳しく記述されるように、本発明の 好ましい実施例は、パイトコード列において多くのエラーを検出できる。

【0041】フィールド507は、仮想マシン命令503を実行するためにインタプリタのためのコンピュータコード(または、「テンプレート」、そしてこのため「テンプレート表」)を生成する関数へのポインタを格納する。好ましい実施例においては、関数の名前はパイトコードの名前と同一であり、その関数は、C+プログラミング言語で書かれている。

【0042】最後に、フィールド509は、仮想マシン命令503を実行した後のインタプリタの現在の状態を格納する。例えば、ISTOREバイトコードが実行された後は、1つ以上のレジスタに格納された整数はポップされオペランドスタックから離されるので、インタプリタの現在の状態はVTOSである。

【0043】好ましい実施例においては、フィールド505は、仮想マシン命令が実行される前の、期待されているインタプリタの状態を格納して、フィールド509は、仮想マシン命令が実行された後の、インタプリタの現在の状態を格納する。しかしながら、他の実施例においては、フィールド505は、フィールド507に明示されているテンプレート関数が実行される前の、期待されているインタプリタの状態を格納して、フィールド509は、このテンプレート関数が実行された後の、インタプリタの現在の状態を格納する。言い換えると、インタプリタの状態は、仮想マシン命令の代わりにテンプレ

ート関数に基づくことができる。

14

【0044】テンプレート表について説明してきたが、 しかし、インタプリタの生成中に、他の表(「ディスパ ッチ表」)が、テンプレート表と結合して利用される。 図6は、仮想マシン命令603によってインデックス付 けされ、フィールド605、607、609、611、 および613を含むディスパッチ表601の並びを示 す。フィールド605は、ITOS状態のためのインデ ックス付けされた仮想マシン命令を実行するインタプリ タにおけるロケーション(位置)またはアドレスへのポ インタを格納する。同様に、フィールド607、60 9、611、および613は、それぞれ、LTOS状 態、FTOS状態、DTOS状態、およびVTOS状態 のためのインデックス付けされた仮想マシン命令を実行 するインタプリタ内のロケーションまたはアドレスへの ポインタを格納する。このため、各フィールドは、イン タプリタの状態に関連付けられている。フィールドの値 は、生成されたインタプリタ内部へのポインタであるか

【0045】インタプリタは、典型的にはソフトウェア プログラム自身であることを思い出すと、ディスパッチ 表は、インタプリタプログラムのコンピュータコード内 の異なるロケーションへのジャンプ表である。 言い換え ると、実行されるべき次のパイトコードが、一旦、フェ ッチされると、インタプリタは、次のパイトコード (イ ンデックスとして利用された)と、ジャンプのロケーシ ョンのためのフィールド605、607、609、61 1、および613のうちの1つを明示するインタプリタ の現在の状態とによって明示されたディスパッチ表にお いて指定されたロケーションへジャンプする。このよう に、インタプリタのプログラムカウンタは、ディスパッ チ表に明示されたアドレスへセットされる。好ましい実 施例においては、ディスパッチ表601は、各インタプ リタの状態ために1つの、単一次元の表の5つとして実 現されている。

【0046】テンプレート表およびディスパッチ表は、 1つの表(または、それについては2つを越える表)と して実現されることができるのは明らかである。しかし 50 ながら、好ましい実施例においては、テンプレート表お よびディスパッチ表は、別個の表であり、というのは、テンプレート表は、インタプリタの生成中に単独で利用される場合があり、したがって、インタープリタが生成された後に処分されることがある。ディスパッチ表は、インタープリタ生成中に生成され、または、値が埋められて、そして、インタプリタの実行中に有効に利用される。これらにもかかわらず、これらの表における情報は、当業者に知られている多くのデータ構造において多くの方法で実現されることができる。

【0047】さて、テンプレート表およびディスパッチ表を説明してきたので、どのようにインタプリタが生成されるかを記述することは適切であるかもしれない。図7は、インタプリタを生成するプロセスを示している。一般的に、そのプロセスは、すべての仮想マシン命令およびインタプリタの状態の組み合わせにわたって循環することによって、インタプリタを生成する。これは、入れ子にされた(nested)ループ、単一ループ、または他の制御構造を用いて実現されることができる。好適な実施の形態においては、入れ子にされたループが利用される。

【0048】ステップ701では、コンピュータシステムは、(例えば、仮想マシン命令にわたるループを通けて1回繰り返すことによって)仮想マシン命令を選択する。システムは、インタプリタの状態をステップ703において選択する。一旦、仮想マシン命令およびインタプリタの状態が選択されると、図7における残りののとれた状態に現在のとき、選択された仮想マシン命令を扱う、区別タロセスは、インタプリタが、選択された状態に現在のインプリタのためのコンピュータコードを生成する。図では、例示の目的のために本発明の実施例のための流れとは、例示の目的のために本発明の実施例のための順序を示しているけれど、これはステップの特定の順序を発しているけれど、これはステップは、順序を変えられ、組み合わされ、または削除されることができる。

【0049】ステップ705においては、システムは、 選択された仮想マシン命令およびインタプリタの状態が 合法 (legal) であるかを決定する。ある実施例におい ては、これは、テンプレート表 (図5を見よ)を利用し て、選択されたパイトコードに対するインタプリタの期 待された状態を決定することによって達成される。期待 された状態が選択された状態と同じならば、そのとき、 選択された仮想マシン命令および状態の組み合わせは合 法である。

【0050】期待された状態が、選択された状態と異なるとしても、これは、この組み合わせが非合法 (illega 1) であることを必ずしも意味しない。代わりに、システムは、選択された状態から期待された状態への (オペランドスタックを破損する (corrupt) ことがないことを意味する)合法的な方法があるかどうかを決定する。例えば、期待された状態が I TO Sであり、また選択さ

れた状態がVTOSであれば、インタプリタは、メモリに格納されているオペランドスタック内の最上位データ値を1つ以上のレジスタ内に移動する(例えば、SP'で指し示されたデータ値をレジスタに格納して、その後、SP'をデクレメントする)ことによって、ITOS状態に置かれることができる。他の例として、期待された状態がITOSであり、また選択された状態がDTOSであるならば、オペランドスタックの最上位が現在のところ倍精度浮動小数点数であるので、インタプリタ10をITOS状態に置くための合法的な方法がない。

16

【0051】一般的に、VTOS状態から任意の他の状態に移り、または、任意の他の状態からVTOSへ移ることは合法である。その理由は、インタプリタ状態のこのような遷移(shift)は、典型的には、メモリから1つ以上のレジスタへ、または、その逆にデータ値を移動することを含むからである。

【0052】選択された仮想マシン命令およびインタプ リタ状態が合法であるなら、システムはステップ707 においてプロローグのコンピュータコードを生成するこ 20 とができる。プロローグのコンピュータコードは、選択 された仮想マシン命令を実行する前に、都合よく生成さ れる任意のコードである。一般的に、プロローグは、選 択された仮想マシン命令および選択されたインタプリタ 状態に依存する場合がある。例えば、(選択された仮想 マシン命令のための) インタプリタの期待された状態 が、選択されたインタプリタ状態と異なるならば、プロ ローグは、インタプリタを期待された状態に置くための コンピュータコードを含むことができる。インタプリタ の期待された状態および選択された状態が同じであれ ば、プロローグのコンピュータコードを生成する必要は 30 ない場合もある。

【0053】ステップ709において、インタプリタが 選択された仮想マシン命令を実行するようにコンピュー タコードを生成するために、システムは、選択された仮 想マシン命令のためのテンプレート関数を呼び出す。好 ましい実施例においては、図5で示されたテンプレート 表を選択された仮想マシン命令を用いてインデックス付 けすることによってテンプレート関数が呼び出される。 次に、そのテンプレート関数(または、その関数のため のアドレス)へのポインタを格納するフィールド、フィ ールド507がアクセスされ、そのテンプレート関数が 呼び出される。

【0054】テンプレート関数は、選択された仮想マシン命令を実行するためのコンピュータコードを生成する。テンプレート関数の例を少し説明することは役に立つであろう。前に述べたように、好ましい実施例においては、テンプレート関数は、x86マイクロプロセッサのためのC++やJavaプログラミング言語で書かれている。以下のものが、パイトコードILOADのためのテンプレート関数である。

(10)

18

# void TemplateTable::iload(int n){ assembler. movi (eax. address(n));

17

}

ILOADメソッドは、Java仮想マシンの場合には (for) TEMPLATE\_TABLEと呼ばれるクラ スに対して定義される。ILOADバイトコードは、オ ペランドスタックに整数をプッシュするので、同じ名前 によるテンプレート関数は、整数であるパラメータを有 する。MOVLメソッドは、Nの値をレジスタに置くこ とによってオペランドスタックにNの値をプッシュする 10 ASSEMBLERオブジェクトのためのC++関数であ る。MOVLは、Java仮想マシンでは整数であるが x86マイクロプロセッサでは倍長整数である32ビッ ト値を移すx86アセンブリ言語命令に対応することを 思い出そう。

【0055】他の例として、以下のものは、パイトコー ドIADDのためのテンプレート関数である。

> void TemplateTable::iadd(){ assembler.popl(edx); assembler. addl (eax, edx);

IADDメソッドは、Java仮想マシンの場合には (for) TEMPLATE\_TABLEと呼ばれるクラ スに対して定義される。IADDバイトコードのための 期待される状態はITOSであり、そのため、レジスタ (この例ではEAX) に格納されているオペランドスタ ックの最上位に整数があるべきである。まず、SP'ポ インタ(これはx86マイクロプロセッサでのESPポ インタであることができる)によって指し示される値 ら離される。今、われわれが説明しているスタックは、 目的の (target) マイクロプロセッサ上のメモリに格納 されている固有のスタック (図4 (b) および図4 (c) の左側を見よ) であることを理解するのは重要で

ある。このため、SP'ポインタによって指し示される データ値は、レジスタEDXに移され、次いで、SP' がデクレメントされる。

【0056】この時点で、オペランドスタックの最上位 は、レジスタEAXに格納されて、オペランドスタック の次に高位のデータ値は、EDXに格納される。ADD Lメソッドは、EAXおよびEDXに格納されている値 を加え、その総和をEAXに格納するアセンブリ言語命 令に対応する。すると、EAXレジスタは、オペランド スタックの最上位として(for)適切なレジスタに所望 の総和を格納して、これは、選択された関数IADDの 実行の後に、図5のテンプレート表に明示されているよ うに、インタプリタがITOS状態にあることを意味し ている。

【0057】上で説明されたように、好ましい実施例に おいては、オブジェクトは、インタプリタにおいて利用 50 のコンピュータコードを生成するプロセスを示してい

される各アセンブリ言語命令のためのメソッドを含むア センブラのために具体例を上げて示される。単純にする ため、メソッドの名前は、アセンブリ言語命令と同じで ある。アセンブラオブジェクトを使うことは、インタプ リタの生成のためには有益であることが見いだされ、な ぜなら、特別なアセンプラが利用されることを必要とし ないからである。ある実施例においては、テンプレート 関数は、所望なコンピュータアーキテクチャのためのア センブリ言語で書かれることができる。

【0058】ステップ711では、システムは、エピロ ーグのコンピュータコードを生成する。エピローグは、 次の仮想マシン命令を実行するためにインタプリタを設 定するコンピュータコードである。このため、エピロー グは、前に説明されたインタプリタの進行ステップおよ びディスパッチステップを実行する。

【0059】最初に、プロローグのコンピュータコード は、次の仮想マシン命令をフェッチする。選択された仮 想マシン命令の実行の後の現在のインタプリタの状態が (例えば、図5のテンプレート表のフィールド509か 20 ら) わかるので、次の仮想マシン命令を実行するように インタプリタ内の位置 (ロケーション) を決定するため に、次の仮想マシン命令を図6のディスパッチ表へのイ ンデックス (またはオフセット) として利用できる。エ ピローグ内のコンピュータコードは、図8を参照して、 より詳細に説明されるが、しかし一般的には、エピロー グは、選択された仮想マシンおよび現在のインタープリ タの状態に依存する。

【0060】システムは、ステップ701においてイン タプリタのためのコンピュータコードを生成するため は、POPLメソッドを利用してポップされスタックか 30 に、仮想マシン命令/インタプリタ状態がもっとあるか どうかを決定する。もしあれば、プロセスは、ステップ 701に戻り、そして別の繰り返し (iteration) が実 行される。

> 【0061】ステップ705に戻って、選択された仮想 マシン命令およびインタプリタ状態が非合法であると決 定されたならば、システムは、ステップ715において エラーを処理するためのコンピュータコードを生成でき る。一般的に言って、エラーは非合法のバイトコードシ ーケンスである。好ましい実施例では、このエラーが生 40 じたことをユーザに知らせる命令へジャンプするコンピ ュータコードが、インタプリタのために生成される。こ の方法で検出されたエラーの数は、バイトコード検証器 (ヴェリファイア、verifier) によって検出されたエラ ーほど多くはないけれど、バイトコード検証器を使うこ とが要求されず、または、不可能であるならば、この方 法は特に望ましい場合がある。ある実施例では、エラー をチェックすること及びステップ707およびステップ 715を処理することは、省略されることができる。

【0062】図8は、インタプリタのためのエピローグ

る。エピローグのコンピュータコードは、図1のステッ プ711において生成されるが、しかしエピローグのコ ンピュータコードを生成する特定の実施例は、図8を参 照して説明される。ステップ801においては、次の仮 想マシン命令をフェッチするコンピュータコードが生成 される。次の仮想マシン命令は、現在のパイトコードへ 次のパイトコードポインタをインクリメントすることに よって、またそれからそのパイトコードポインタによっ て指し示され、且つ参照されたパイトコードをフェッチ することによって、フェッチされることができる。仮想 マシン命令のサイズは、Javaバイトコードにおける ように変化するので、好ましい実施例においては、各バ イトコードのサイズを格納するために表が利用されて、 バイトコードポインタは、バイトコードを指し示すため に、表内のサイズ分だけ (by) インクリメントされるこ とができる。

19

【0063】一旦、次の仮想マシン命令がフェッチされ ると、システムは、ステップ803において、ディスパ ッチ表へのオフセットを計算するためのコンピュータコ ードを生成する。そのオフセットは、図6のディスパッ チ表の開始アドレスへ加えられるとき、次のパイトコー ドおよび現在のインタプリタ状態によってインデックス 付けされたフィールドに帰着する数である。好ましい実 施例においては、ディスパッチ表は、各インタプリタ状 態に対して一つである、単一次元の5つの表 (または補 助表)である。インタプリタの現在の状態は、どの補助 表 (subtable) を使うかを決定する。補助表における各 フィールドのサイズは、固定されたサイズ (例えば、4) バイト) であることができ、そのため、オフセットを計 算することは、次のパイトコード値を固定サイズ倍する ことを含む。ディスパッチ表が単一の2次元表である実 施例においては、2次元配列にオフセットを計算する技 術分野における当業者によく知られている多くの技法 が、利用されることができる。さらに、この発明は表に 限られるのではなく、リンクされたリスト、およびハッ シュ表、等を含むような任意の数のデータ構造を利用し て実現されることができる。

【0064】ステップ805においては、システムは、ディスパッチ表内のオフセットのところにあるフィールドによって明示されている、インタプリタにおける位置(ロケーション)またはアドレスへジャンプするためのコンピュータコードを生成する。ディスパッチ表は、インタプリタ自身のコンピュータコード内にアドレスを格納するジャンプ表である。インタープリットしている中に、エピローグのコンピュータコードは、そのインタプリタの進行ステップおよびディスパッチステップを実行する。しかしながら、他の実施例は、プロローグに進行ステップを置き、エピローグにディスパッチステップを置くことができる。したがって、この発明は、ここで説明された特定の実現されたものに限定されない。

【0065】上記のものは、本発明の好ましい実施例を 記述した。概念的には、インタプリタ状態、ITOS、 LTOS、FTOS、DTOS、VTOSの各々に対し て1つある、生成された5つの別個のインタプリタがあ ると考えることができる。しかしながら、実際には、仮 想マシン命令/インタプリタ状態の組み合わせの多く は、非合法であり、それで、5つの別のインタプリタは 生成されない。さらに、仮想マシン命令を実行するコン ピュータコードは共有されることができ、それで、本発 明に従うインタプリタは、伝統的なインタプリタよりも サイズがずっと大きくなることはない。仮想マシン命令 を実行するコンピュータコードがどのように共有される ことができるかをよりはっきりと見るために、見本のバ イトコードのためのコンピュータコードがインタプリタ のためにどのように生成されることができるかを説明す ることは、読者に役に立つかもしれない。

20

#### 【0066】例

図7を参照して説明されたように、可能な仮想マシン命令およびインタプリタ状態の組み合わせ (combinatio 20 n) の間を次々と (through) 循環し、またはループすることによって、インタプリタを生成することができる。インタプリタが生成されるとき、異なった仮想マシン命令およびインタプリタ状態の結合 (combination) のためのエントリポイントまたはジャンプポイントを保持するためにインタプリタの実行中にディスパッチ表が利用された状態で、各仮想マシン命令のためのコンピュータコードのセクションが生成される。したがって、生成されたインタプリタは、ディスパッチ表、および異なる仮想マシン命令を実行する (またはエラーを処理する) 一連のコンピュータコードのセクションを含むことができる。

【0067】この例の場合、IADDバイトコードを実行するコンピュータコードが、どのように生成されるかが記述される。図9は、IADDバイトコードに関連する(pertain)ディスパッチ表901の部分を示している。ディスパッチ表の構造は、図6を参照して説明されたものと同じである。要するに、ディスパッチ表は、仮想マシン命令903によってインデックス付けされ、またインタプリタの各状態に対して1フィールドである、フィールド905、907、909、911、および913を含む。

【0068】IADDバイトコードのための10進数の値は、括弧内に示されているように96である。インタプリタがITOS状態ならば、ポインタAIは、IADDバイトコードを実行するインタプリタにおける位置(ロケーション)またはアドレスを差し指す。同様に、インタプリタが、それぞれ、LTOS、FTOS、DTOS、VTOSの状態にあるとき、AL、AF、AD、AVは、IADDバイトコードを実行するインタプリタにお50 ける位置(ロケーション)またはアドレスを差し指す。

22

【0069】ディスパッチ表901におけるポインタは、インタプリタのために生成されたコンピュータコードの一連のセクション内のアドレスを差し指す。図10は、インタプリタのために生成されたコンピュータコードの一連のセクションを示す。コンピュータコードの各セクションは、特定のバイトコードを実行する。セクション1003は、IADDバイトコードの実行のためのコンピュータコードを含む。示されているように、セクション1003は、2つのPOPL命令と1つのADD

ITOS
POPL EDX
ADDL EAX,EDX
<DISPATCH/ADVANCE>

【0072】簡単のために、ディスパッチステップおよび進行ステップを実行するコンピュータコードは、明示的に示されていない。示されるように、コンピュータコードの2つのセクション間の唯一の違いは、インタプリタがVTOS状態にあるとき、付加的な命令があることである。POPL EAXは値をポップし固有のマシンのスタックから離して、それをレジスタEAXに置く。この命令は、(図7のステップ707を見よ)IADDバイトコードのために期待された状態であるITOSへインタプリタがVTOS状態から遷移する(シフトする、shift)ために、プロローグとして生成された。

【0073】POPL EDX命令およびADDL命令は、テンプレート表(前の例と図7のステップ709を見よ)においてアクセスされたテンプレート関数IADD()によって生成された。さらに、ディスパッチステップや進行ステップを実現するコンピュータコードは、エピローグのコンピュータコード(図7のステップ711を見よ)である。コードの各セクションは、最初のアセンブリ言語命令のみによって異なるので、コンピュータコードの単一のセクションにアクセスするためにポインタが利用されることができる。

【0074】故に、インタプリタがITOS状態または VTOS状態のいずれかにあるとき、セクション100 3は、IADDバイトコードを実行するためのコンピュ ータコードを含んでいる。図10に示されるように、図 9のディスパッチ表901からのポインタAvは、セク ション1003の最初の命令を差し指し、このため、V TOS状態からITOS状態へインタプリタを置く(pu t) 初期命令が実行される。インタプリタがITOS状態にあるので、ディスパッチ表からのポインタAIは、セクション1003における2番目の命令を差し指す。 示されているように、インタプリタがVTOS状態またはITOS状態にあろうとなかろうと、ポインタAIによって明示されるコンピュータコードは、IADDバイトコードを実行するようにインタプリタに指示する。

【0075】ディスパッチ表901において、IADD

L命令を含む。これらの命令は、x86マイクロプロセッサのためのアセンブリ言語(または、固有のマシン命令)であり、そして以下のように生成された。

【0070】インタプリタ生成中に、インタプリタがITOSまたはVTOS状態にあるとき、IADDバイトを実行するために、アセンブリ言語の命令の以下のセクションが生成されることができる。

[0071]

VTOS

POPL EAX

POPL EDX

ADDL EAX, EDX

<DISPATCH/ADVANCE>。

パイトコードに対するLTOS、FTOS、DTOS状態は、そのパイトコードに対する非合法の状態を表わしている。故に、ポインタAL、AP、ADポインタは、エラーを処理する図10におけるコンピュータコードのセクション1005を差し指す。ゼクション1005におけるコンピュータコードは、典型的には、インタプリタが非合法状態(図7のステップ715も見よ)に置かれたことをユーザに示している。簡単のために、エラーを処理するコンピュータコードの1つのセクションがの2以上のセクション(または、エラーチェックが望まれていないならば、なし)が利用されることができる。加えて、仮想マシン命令の実行またはエラーを処理するコンピュータコードのセクションが、任意の順序に配置されることができる。

30 【0076】例を説明してきたが、図11に示されるように1つの実施例に従って、インタプリタを用いて仮想マシン命令の実行するプロセスを説明することは役に立つことがある。示されたプロセスは、ここで説明されるように生成されたインタプリタにおいて仮想マシン命令を実行するために利用されることができる。しかしながら、そのプロセスは、他の方式において生成されたインタプリタを用いて利用されることができ、そのため、記載されたインタプリタ生成が、インタプリタを実現することを限定するものとして受け取られるべきではない。

40 【0077】ステップ1101において、コンピュータシステムは、インタプリタを期待された状態に置き、ここで、期待された状態とは、選択された仮想マシン命令が実行される前の、期待されるインタプリタの状態である。他の実施例においては、期待された状態は、選択された仮想マシン命令を実行するインタプリタにおけるコンピュータコード(例えば、テンプレート関数によって生成されたコンピュータコード)が行われる前の、期待されるそのインタプリタ状態である。ステップ1101は、インタプリタの実行中に生じて、またインタプリタの生成中に図7のステップ707において生成されたプ

ロローグのコンピュータコードに対応する。システムが 期待された状態にあるならば、このステップは、省略さ れることができる。

【0078】ステップ1103において、システムは、 選択された仮想マシン命令を実行する。このステップは インタプリタ実行中に生じ、インタプリタの生成中に図 7のステップ709においてテンプレート関数によって 生成されたコンピュータコードに対応する。

【0079】一旦、選択された仮想マシン命令が実行さ れたら、システムは、ステップ1105において次の仮 10 ムの例を示す概略図である。 想マシン命令をフェッチする。次の仮想マシン命令を利 用して、システムは、ステップ1107においてディス パッチ表へのオフセットを計算する。選択された仮想マ シン命令が実行された後でのインタプリタの現在の状態 は知られている。したがって、次の仮想マシン命令と共 に現在の状態が利用され、次の仮想マシン命令を実行す るためにインタプリタにおける位置を明示するディスパ ッチ表へのオフセットを計算することができる。各イン タプリタ状態に対して1つある、多重の単一次元の補助 においては、現在の状態は、補助表を明示して、またオ フセットは、次の仮想マシン命令を利用して(例えば、 仮想マシン命令\*固定サイズ) 計算される。

【0080】ステップ1109において、システムはデ ィスパッチ表におけるオフセットのところのフィールド に格納されたインタプリタにおけるアドレスまたは位置 (ロケーション) にジャンプする。フィールドは、次の 仮想マシン命令を実行するインタプリタの位置(ロケー ション)へのポインタを含むことができる。このため、 そのジャンプをすると、次の仮想マシン命令に対してス テップ1101ヘシステムが戻る。

【0081】ステップ1105、1107、1109 は、インタプリタの実行中に生じて、またインタプリタ の生成中に図7のステップ711においてエピローグの コンピュータコードによって生成されたコンピュータコ ードに対応する。図11で示された発明の実施例の場 合、明示的なエラーチェックは要求されていないことを 注目すべきである。その代わりに、エラーがあったら、 システムは、ステップ1109においてエラーを処理す ラーをチェックすることは、効率に関して大きな影響な しに達成されることができる。

#### 【0082】結論

上記は、本発明の好ましい実施例の完全な記述である一 方で、様々な代替物、変形物、および均等物が使用され ることができる。本発明は、上で記述された実施例に適 切な変形を成すことによって、同等に利用可能なものに なることは明らかである。例えば、記述された実施例 は、Java仮想マシンをインタープリットするパイト コードの効率を上昇することに関連しているが、しか

24

し、現在の発明の方針は、容易に他のシステムおよび言 語に適用されることができる。従って、上記の記載は、 等価物の全範囲とともに、書かれた特許請求の範囲 (im pended claims) の集まりおよび境界によって定義される 発明の範囲に限定してものとして受け取るべきではな

#### 【図面の簡単な説明】

【図1】図1は、本発明の実施例のソフトウェアを実行 するために利用されることができるコンピュータシステ

【図2】図2は、図1のコンピュータシステムのシステ ムブロック図である。

【図3】図3は、Javaソースコードプログラムがど のように実行されるかを示す概念図である。

【図4】図4(a)は、スタックを示す概念図であり、 図4(b)は、本発明のオペランドスタックを示す概念 図であって、ここでオペランドスタックの最上位に関す る値はレジスタに格納されている。図4(c)は、本発 明のオペランドスタックを示す概略図であり、ここでマ 表として、ディスパッチ表が実現される好ましい実施例 20 ルチプルレジスタ、および異なったデータタイプを格納 するレジスタはオペランドスタックの最上位に関する値 を格納することができる。

> 【図5】図5は、インタプリタ状態、およびテンプレー ト関数を組織化するために、インタプリタ発生中に使用 されたテンプレート表図である。

【図6】図6は、インタプリタ実行中に生成されるディ スパッチ表図であって、この図面は、インタプリタの実 行フローを指示するために利用された、インタプリタ内 のロケーションへのポインタを格納する。

【図7】図7は、1つ以上のレジスタに格納されるオペ 30 ランドスタックの最上位に関する値のデータタイプを示 すためにインタプリタの状態を利用しているインタプリ タを生成するプロセス図である。

【図8】図8は、インタプリタの進行ステップおよびデ ィスパッチステップを実行するエピローグのコンピュー タコードを生成するプロセス図である。


【図9】図9は、バイトコードIADDを実行するため の図6のディスパッチ表図の部分を示す概念図である。


【図10】図10は、仮想マシン命令を実行し、またエ るためのコンピュータコードにジャンプする。故に、エ 40 ラーを処理するインタプリタのコンピュータコードのセ クションを示す概念図である。

> 【図11】図11は、本発明の実施例に従う、インタプ リタを用いて仮想マシン命令を実行するプロセスを示す プロセス図である。

## 【符号の説明】


1…コンピュータシステム、3…ディスプレイ、5…ス クリーン、 7…キャビネット、 9…キーボード、 1 1… マウス、13、15…CD-ROMドライブ、51…中 央プロセッサ、53…システムメモリ、55…固定記憶 50 装置、57…リムーバブル記憶装置、59…ディスプレ イアダプタ、61…サウンドカード、63…スピーカ、65…ネットワークインタフェース、101…Java ソースコード、103…バイトコードコンパイラ、105…Javaクラスファイル、107…Java仮想マシン、201、301、401…オペラントスタック、203、303、403…データ、205、307、411…スタックポインタ(SP)、305、405、407、409…レジスタ 501…テンプレート表(データ構造)、503…バイトコード、505、507、509…フィールド、601…ディスパッチ表、603…仮想マシン命令、605、607、609、611、613…フィールド、901…ディスパッチ表、903…仮想マシン命令、905、907、909、911、913…フィールド、1003、1005…セクション、






【図5】

【図6】



【図7】



### 【外国語明細書】

1. Title of Invention

INTERPRETER GENERATION AND IMPLEMENTATION UTILIZING INTERPRETER STATES AND REGISTER CACHING

#### 2. Claims

1. In a computer system including a plurality of registers, a method for implementing an interpreter including an operand stack having a top, the method comprising:

storing a value for the top of the operand stack in at least one register of the plurality of registers; and

utilizing a state of the interpreter to indicate a data type of the value for the top of the operand stack that is stored in the at least one register.

- 2. The method of claim 1, wherein the data type is selected from the group consisting of integer, long integer, single-precision floating point, and double-precision floating point.
- 3. The method of one of claims 1 or 2, wherein the data type is void to indicate that the value for the top of the operand stack is not currently stored in the at least one register.
- 4. The method of one of claims 1-3, wherein an instruction that utilizes the top of the operand stack accesses the at least one register.
- 5. The method of one of claims 1-4, wherein the plurality of registers includes at least two registers that are used for storing values of different data types.
- 6. The method of one of claims 1-5, wherein the data type indicated by the state of the interpreter specifies the at least one register of the plurality of registers that stores the top of the operand stack.

- 7. The method of one of claims 1-6, wherein the interpreter is a Java virtual machine.
- 8. In a computer system including a plurality of registers, a method for generating an interpreter that stores a value for a top of an operand stack in the at least one register, the method comprising:

selecting a virtual machine instruction to be interpreted by the interpreter; selecting a state of the interpreter, wherein the state of the interpreter indicates a data type of the value for the top of the operand stack that is stored in at least one register of the plurality of registers;

generating computer code for the interpreter to put the interpreter in an expected state for the selected virtual machine instruction if the selected state differs from the expected state; and

generating computer code for the interpreter to execute the selected virtual machine instruction.

- 9. The method of claim 8, wherein the expected state for the selected virtual function is obtained by accessing a table indexed by virtual machine instructions that stores expected states of the interpreter before execution of the virtual machine instructions.
- 10. The method of claim 9, wherein the table stores current states of the interpreter after execution of the virtual machine instructions.
- 11. The method of claim 9, wherein the table stores pointers to functions that generate computer code for the interpreter to execute the virtual machine instructions.

- 12. The method of one of claims 8-11, wherein the computer code for the interpreter to execute the selected function is generated by calling a function specified in a table indexed by virtual machine instructions that stores pointers to functions that generate computer code for the interpreter to execute the virtual machine functions.
- 13. The method of one of claims 8-12, further comprising generating computer code for the interpreter to fetch the next virtual machine instruction.
- 14. The method of one of claims 8-13, further comprising generating computer code for the interpreter to jump to a location in the interpreter that executes the next virtual machine instruction for a current state of the interpreter after execution of the selected virtual machine instruction.
- 15. The method of one of claims 8-14, wherein the location in the interpreter handles an error if the selected virtual machine instruction is illegal for the selected state.
- 16. The method of one of claims 8-15, wherein the interpreter is a Java virtual machine.
- 3. Detailed Description of Invention

The Java virtual machine is commonly implemented as an software interpreter.

Conventional interpreters decode and execute the virtual machine instructions of an interpreted program one instruction at a time during execution. Compilers, on the other hand, decode source code into native machine instructions prior to execution so that decoding is not performed during execution. Because conventional interpreters decode each instruction before it is executed repeatedly each time the instruction is encountered, execution of interpreted programs is typically quite slower than compiled programs because the native machine instructions of compiled programs can be executed on the native machine or computer system without necessitating decoding.

As a software interpreter must be executing in order to decode and execute an interpreted program, the software interpreter consumes resources (e.g., memory) that will therefore no longer be available to the interpreted program. This is in stark contrast to compiled programs that execute as native machine instructions so they may be directly executed on the target computer and are therefore generally free to utilize more resources than interpreted programs.

Accordingly, there is a need for new techniques for increasing the execution speed of computer programs that are being interpreted. Additionally, there is a need to provide interpreters that are efficient in terms of the resources they require.

#### SUMMARY OF THE INVENTION

In general, some embodiments of the present invention provide innovative systems and methods for increasing the execution speed of computer programs executed by an interpreter. The interpreter includes an operand stack that is utilized to execute the virtual machine instructions. The value for the top of the operand stack is stored in one or more registers which allows the execution speed of stack-based virtual machine instructions to be increased. A state of the interpreter is utilized to indicate the data type of the value for the top of the operand stack stored in the one or more registers. With the invention, the programs may be interpreted in a more efficient manner utilizing registers. Additionally, the size of the interpreter may kept small which allows more resources to be available for the interpreted program. Several embodiments of the invention are described below.

In one embodiment, a computer implemented method for implementing an interpreter including an operand stack is provided. A value for the top of the operand stack is stored in at least one register of the computer instead of on the stack. Many conventional computers have registers for storing different data types. Accordingly, the value for the top of the stack is stored in one or more registers appropriate for its data type and the state of the interpreter is utilized to indicate the data type of the value for the top of the operand stack that is stored in the one or more registers. In preferred embodiments, the interpreter is a Java virtual machine and the states of the interpreter may include integer, long integer, single-precision floating point, and double-precision floating point.

In another embodiment, a computer implemented method for generating an interpreter that stores a value for the top of an operand stack in one or more registers is provided. The state of the interpreter indicates a data type of the value for the top of the operand stack that is stored in the one or more registers. In order to generate the interpreter, the computer may loop through all the possible virtual instructions and states of the interpreter. In each iteration, a virtual machine instruction and a state of the interpreter may be selected. If the selected state differs from the state of the interpreter that is expected prior to the execution of the selected virtual machine instructions, computer code for the

interpreter is generated to put the interpreter in the expected state. Once it is known that the interpreter is in the expected state prior to the execution of the selected virtual machine instruction, computer code for the interpreter is generated to execute the selected virtual machine instruction. The expected state for the selected virtual machine instruction may be obtained by accessing a table indexed by virtual machine instructions that stores expected states of the interpreter before execution of the virtual machine instructions and current states of the interpreter after execution of the virtual machine instructions. Additionally, the computer code for the interpreter to execute the selected virtual machine instruction may be generated by calling a function specified in the table.

In another embodiment, a data structure stored by a computer readable medium for an interpreter of virtual machine instructions is provided. The data structure is a table indexed by virtual machine instructions and having multiple fields. In one field of the table, expected states of the interpreter before execution of the virtual machine instructions are stored. In another field of the table is stored current states of the interpreter after execution of the virtual machine instructions. Additionally, a field of the table may be utilized to store pointers to functions that generate computer code for the interpreter to execute the virtual machine instructions. In a preferred embodiment, a state of the interpreter indicates the data type of a value for the top of an operand stack of the interpreter that is stored in one or more registers.

In another embodiment, a data structure stored by a computer readable medium for an interpreter of virtual machine instructions is provided. The data structure is a table indexed by virtual machine instructions and having multiple fields, each field being associated with a state of the interpreter and storing a pointer to a location in the interpreter that executes the indexed virtual machine instructions. The state of the interpreter may indicate the data type of a value for the top of an operand stack of the interpreter that is stored in one or more registers. In preferred embodiments, the state of the interpreter may be integer, long integer, single-precision floating point, and double-precision floating point.

Other features and advantages of the invention will become readily apparent upon review of the following detailed description in association with the accompanying drawings.

#### DETAILED DESCRIPTION OF PREFERRED EMBODIMENTS

#### **Definitions**

Machine instruction - An instruction that directs a computer to perform an operation specified by an operation code (opcode) and optionally one or more operand.

Virtual machine instruction - A machine instruction for a software emulated microprocessor or computer architecture (also called virtual code).

Native machine instruction - A machine instruction that is designed for a specific microprocessor or computer architecture (also called native code).

Class - An object-oriented data type that defines the data and methods that each object of a class will include.

Function - A software routine (also called a subroutine, procedure, member function, and method).

Operand stack - A stack utilized to store operands for use by machine instructions during execution.

Bytecode pointer (BCP) - A pointer that points to the current Java virtual machine instruction (e.g., bytecode) that is being executed.

Program counter (PC) - A pointer that points to the machine instruction (typically native) of the interpreter that is being executed.

Interpreter - A program in software or hardware that typically translates and then executes each instruction in a computer program.

Interpreter generator - A program in software or hardware that generates an interpreter.

#### Overview

In the description that follows, the present invention will be described in reference to a preferred embodiment that implements a Java virtual machine for executing Java virtual machine instructions (bytecodes). In particular, examples will be described including native

machine instructions of IBM personal computers (Intel x86 microprocessor architectures). However, the invention is not limited to any particular language, computer architecture, or specific implementation. Therefore, the description of the embodiments that follow is for purposes of illustration and not limitation.

Fig. 1 illustrates an example of a computer system that may be used to execute the software of an embodiment of the invention. Fig. 1 shows a computer system 1 which includes a display 3, screen 5, cabinet 7, keyboard 9, and mouse 11. Mouse 11 may have one or more buttons for interacting with a graphical user interface. Cabinet 7 houses a CD-ROM drive 13, system memory and a hard drive (see Fig. 2) which may be utilized to store and retrieve software programs incorporating computer code that implements the invention, data for use with the invention, and the like. Although the CD-ROM 15 is shown as an exemplary computer readable storage medium, other computer readable storage media including floppy disk, tape, flash memory, system memory, and hard drive may be utilized. Additionally, a data signal embodied in a carrier wave (e.g., in a network including the Internet) may be the computer readable storage medium.

Fig. 2 shows a system block diagram of computer system 1 used to execute the software of an embodiment of the invention. As in Fig. 1, computer system 1 includes monitor 3 and keyboard 9, and mouse 11. Computer system 1 further includes subsystems such as a central processor 51, system memory 53, fixed storage 55 (e.g., hard drive), removable storage 57 (e.g., CD-ROM drive), display adapter 59, sound card 61, speakers 63, and network interface 65. Other computer systems suitable for use with the invention may include additional or fewer subsystems. For example, another computer system could include more than one processor 51 (i.e., a multi-processor system), or a cache memory.

The system bus architecture of computer system 1 is represented by arrows 67. However, these arrows are illustrative of any interconnection scheme serving to link the subsystems. For example, a local bus could be utilized to connect the central processor to the system memory and display adapter. Computer system 1 shown in Fig. 2 is but an example of a computer system suitable for use with the invention. Other computer architectures having different configurations of subsystems may also be utilized.

Typically, computer programs written in the Java programming language are compiled into bytecodes or Java virtual machine instructions which are then executed by a Java virtual machine. The bytecodes are stored in class files which are input into the Java virtual machine for interpretation. Fig. 3 shows a progression of a simple piece of Java source code through execution by an interpreter, the Java virtual machine.

Java source code 101 includes the classic Hello World program written in Java. The source code is then input into a bytecode compiler 103 which compiles the source code into bytecodes. The bytecodes are virtual machine instructions as they will be executed by a software emulated computer. Typically, virtual machine instructions are generic (i.e., not designed for any specific microprocessor or computer architecture) but this is not required. The bytecode compiler outputs a Java class file 105 which includes the bytecodes for the Java program.

The Java class file is input into a Java virtual machine 107. The Java virtual machine is an interpreter that decodes and executes the bytecodes in the Java class file. The Java virtual machine is an interpreter, but is commonly referred to as a virtual machine as it emulates a microprocessor or computer architecture in software (e.g., the microprocessor or computer architecture that may not exist in hardware).

An interpreter may execute a bytecode program by repeatedly executing the following steps:

Execute - execute operation of the current bytecode

Advance - advance bytecode pointer to next bytecode

Dispatch - fetch the bytecode at the bytecode pointer and jump to the implementation (i.e., execute step) of that bytecode.

The execute step implements the operation of a particular bytecode. The advance step increments the bytecode pointer so that it points to the next bytecode. Lastly, the dispatch step fetches the bytecode at the current bytecode pointer and jumps to the piece of native machine code that implements that bytecode. The execution of the execute-advance-dispatch sequence for a bytecode is commonly called an "interpretation cycle."

Although in a preferred embodiment, the interpreter utilizes the interpretation cycle described above, many other interpretation cycles may be utilized in conjunction with the present invention. For example, an interpreter may perform dispatch-execute-advance interpretation cycles or there may be more or fewer steps in each cycle. Accordingly, the invention is not limited to the embodiments described herein.

#### Java Virtual Machine Implementation and Generation

The virtual machine instructions for the Java virtual machine include stack-based instructions. Thus, one or more of the operands of the virtual machine instructions may be stored in an operand stack. Before describing the operand stack, it may be beneficial to discuss a general stack.

Fig. 4A shows a stack 201 that stores data 203. With the stack, a data value may be "pushed" onto the top of the stack. Alternatively, a data value may be "popped" off the top of the stack. Conceptually, only the top of the stack may be accessed so the stack is known as a first in, first out (FIFO) data structure meaning that the data that was most recently pushed onto the stack will be the first data to be popped off the stack. A stack pointer (SP) 205 points to the top of stack 201. Thus, the SP will change as data values are pushed onto and popped off the stack. For simplicity, the stacks described herein are shown and described as growing upwards in memory; however, this is just a graphical representation and those of skill in the art will readily recognize that a stack may be shown and/or implemented in many other ways (e.g., growing downwards in memory).

The virtual machine instructions for the Java virtual machine call for an implementation of an operand stack that may be similar to the stack shown in Fig. 4A.

More specifically, the operand stack in the Java virtual machine is utilized to store operands for use by the bytecodes during execution. The following is an example that may help illustrate how an operand stack is utilized in the Java virtual machine.

Assume that the Java source code includes a statement X:=A+B, where X, A and B are integer variables. This statement may be compiled into the following bytecodes:

1. ILOAD A

- 2. ILOAD B
- 3. IADD
- 4. ISTORE X

It should be noted that the "T" preceding each bytecode indicates that the data type of the values manipulated by the bytecodes are integers. There are corresponding bytecodes for other data types which are designated by an "L" for long integer, "F" for single-precision floating point, and "D" for double-precision floating point. In the Java virtual machine, the integer data type is 32 bits, long integer data type is 64 bits, the single-precision floating point data type is 32 bits, and the double-precision floating point data type is 64 bits. As will be illustrated below, the size of these data types in the virtual machine may not be the same as in the computer system implementing the virtual machine (e.g., the standard integer data type on an IBM personal computer is 16 bits and there is no direct support for 64 bit long integers), so it is important to make a distinction between the Java virtual machine instructions and the native machine instructions that direct the computer on which the virtual machine is implemented.

The first ILOAD bytecode loads the value of variable A onto the operand stack. Similarly, the second ILOAD bytecode loads the value of variable B onto the operand stack. The bytecode IADD pops two data values off the operand stack, adds the two values and pushes the sum onto the operand stack. As may be expected, the ISTORE bytecode pops a data value off the operand stack, the sum in this case, and stores it in variable X. This simple example illustrates conceptually how Java bytecodes utilize an operand stack.

Some embodiments of the present invention take advantage of the fact that oftentimes when a data value is pushed onto the operand stack, it will subsequently be popped off the operand stack (with or without intervening bytecodes that do not modify the top of the operand stack). Typically, the operand stack is implemented in memory but with some embodiments of the present invention, the value for the top of the operand stack is stored in one or more registers. As registers have a faster access time than memory, access time for the top of the operand stack may be decreased resulting in faster interpretation of the interpreted program.

Fig. 4B shows an operand stack 301 that stores data 303. Data 303 includes both data values in memory and a data value for the top of the operand stack stored in a register 305. A stack pointer' (SP') 307 points to the data value conceptually just below the top of operand stack 301. It should be noted that this discussion focuses on a single operand stack. However, there may be multiple operand stacks in a single computer system (e.g., for different threads and methods) which may implemented according to the present invention.

Conventional computer systems typically have many different registers, with certain registers being better suited to store specific data types. For example, a computer may have registers that are 32 bits wide and registers that are 64 bits wide. If an integer on this hypothetical computer is a 32 bit quantity while a long integer is a 64 bit quantity, it would be more efficient to store the data values in a register that matches the size of the data value. Furthermore, computer systems may have registers that are designed to store specific data types like single-precision floating point or double-precision floating point.

More specifically, the IBM personal computers (Intel x86 architectures) include many different types of registers. There are 32 bit registers (e.g., EAX) and floating point registers (e.g., F(0)). Additionally, some of the data types of Intel x86 microprocessors have different sizes then their counterparts in the Java virtual machine. For example, a standard integer data type is 16 bits wide and a long integer data type is 32 bits wide in an Intel 80386 microprocessor. These data types are half the size of their Java virtual machine counterparts. Accordingly, in preferred embodiments where the Java virtual machine is implemented on an x86 machine, an integer in the Java virtual machine is the same size as a long integer in the x86 machine (i.e., both are 32 bit quantities).

As mentioned previously, it is important to keep in mind whether an instruction is a virtual machine instruction or a native machine instruction. Although the Java virtual machine instructions look similar to assembly language, fortunately there is an easily recognizable difference. In the bytecodes described herein for the Java virtual machine, the data type for which the bytecodes pertain <u>precedes</u> the instruction (e.g., ISTORE where the "T" designates integer). This is in stark contrast to the assembly code (or native machine

instructions) for the x86 microprocessors where the data type follows the instructions (e.g., POPL where the "L" designates long integer). Although this will likely not be true for all embodiments of the invention, it is hoped that this distinction will aid the reader's understanding of the preferred embodiments described herein.

Returning briefly to Fig. 4B, there is a problem since there is only one register shown and operand stack 301 may be utilized to store different data types so it would be desirable to have different registers available to store the value for the top of the operand stack. Fig. 4C shows an operand stack 401 for a Java virtual machine implemented on an x86 microprocessor. Operand stack 401 stores data 403 which includes both data values in memory and a data value for the top of the operand stack stored in one of registers 405, 407 or 409. In a preferred embodiment, register 405 is a 32 bit register (EAX) for storing virtual machine integers for the top of the operand stack. Register 407 is a combination of two 32 bit registers (EDX:EAX) for storing virtual machine long integers for the top of the operand stack. Register 409 is a 64 bit floating point register (F(0)) for storing both single-precision floating point and double-precision floating point. The designation of specific registers is provided to better illustrate the invention; however, it should be understood that the present invention is not limited to any specific registers or computer architectures.

A stack pointer' (SP') 411 points to the data value conceptually just below the top of operand stack 401. Now that there is more than one register that may be storing the value for the top of the operand stack, it would be desirable to know which register or registers stored this value. One technique would be to store a value in memory or a register indicating the data type of the value on the top of the operand stack. Accordingly, this could be accessed to determine the right register or registers storing the top of the operand stack.

Although this technique may work, it has some significant drawbacks that may make it unsatisfactory. For example, the extra determination of the data type of the top of the operand stack may offset the performance increase of utilizing registers to store the top of the operand stack.

With some embodiments of the present invention, the interpreter operates in multiple states. Each state indicates the data type of the value of the top of the operand stack stored

in the one or more registers. The state is an inherent quality of the interpreter at any point in time so a determination of the data type of the top of the operand stack is not required.

In a preferred embodiment, the interpreter may be in one of five different states as follows:

ITOS - an integer for the top of the operand stack (TOS) is stored in register(s)

LTOS - a long integer for the TOS is stored in register(s)

FTOS - a single-precision floating point for the TOS is stored in register(s)

DTOS - a double-precision floating point for the TOS is stored in register(s)

VTOS - void TOS, meaning the TOS is not currently stored in register(s)

As indicated above, the VTOS state is different from the rest of the states because it indicates that the top of the operand stack is not currently stored in any of the registers. It should be apparent that as data values are pushed onto and popped off of the operand stack, the interpreter may alternate between the VTOS state and one of the other states.

In order to assist in managing the different states of the interpreter, a template table (data structure) 501 shown in Fig. 5 is utilized in some embodiments of the invention.

Template table 501 is a table that is indexed by bytecodes 503 and includes fields 505, 507, and 509. Although template table 501 may have over two hundred records (e.g., one for each bytecode), only a subset are shown which are thought to best illustrate the invention.

The virtual machine instructions (or bytecodes) are utilized to index the template table 501. Field 505 stores the state of the interpreter that is expected before virtual machine instructions 503 execute. For example, before an ISTORE bytecode is executed (i.e., store the integer on the top of the operand stack), it is expected that the interpreter will be in the ITOS state indicating that there is an integer for the top of the operand stack stored in the one or more registers. If the interpreter is not in the expected state during execution, that does not necessarily indicate there is an error, but as will described in more detail below, preferred embodiments of the invention are able to detect many errors in the bytecode sequence.

Field 507 stores pointers to functions that generate computer code (or a "template" and hence "template table") for the interpreter to execute virtual machine instructions 503.

In a preferred embodiment, the names of the functions are the same as the name of the bytecodes and the functions are written in the C++ programming language.

Lastly, field 509 stores the current state of the interpreter after execution of virtual machine instructions 503. For example, after an ISTORE bytecode is executed, the current state of the interpreter would be VTOS since the integer stored in the one or more registers has been popped off the operand stack.

In preferred embodiments, field 505 stores the state of the interpreter that is expected before a virtual machine instruction executes and field 509 stores the current state of the interpreter after the virtual machine instruction executes. However, in other embodiments field 505 stores the state of the interpreter that is expected before the template function specified in field 507 executes and field 509 stores the current state of the interpreter after the template function executes. In other words, the state of the interpret may be based on the template functions instead of the virtual machine instructions.

The template table has been described but during interpreter generation, another table (the "dispatch table") is utilized in conjunction with the template table. Fig. 6 shows a layout of a dispatch table 601 which is indexed by virtual machine instructions 603 and includes fields 605, 607, 609, 611, and 613. Field 605 stores pointers to a location or address in the interpreter that executes the indexed virtual machine instructions for the ITOS state. Similarly, fields 607, 609, 611, and 613 store pointers to a location or address in the interpreter that executes the indexed virtual machine instructions for the LTOS, FTOS, DTOS, and VTOS states, respectively. Accordingly, each field is associated with a state of the interpreter. The values of the fields are not shown as they are pointers to within a generated interpreter.

Recalling that the interpreter is typically a software program itself, the dispatch table is a jump table to different locations within the computer code of the interpreter program. In other words, once the next bytecode to be executed is fetched, the interpreter jumps to the location indicated in the dispatch table specified by the next bytecode (utilized as an index) and the current state of the interpreter which specifies one of fields 605, 607, 609, 611, or 613 for the location of the jump. Thus, the program counter of the interpreter is set to the

specified address in the dispatch table. In a preferred embodiment, dispatch table 601 is implemented as five single-dimensional tables, one for each interpreter state.

It should be apparent that the template table and the dispatch table may be implemented as one table (or more than two tables for that matter). However, in preferred embodiments, the template table and dispatch table are separate tables as the template table may be utilized solely during interpreter generation and therefore may be discarded after the interpreter is generated. The dispatch table is generated or filled during interpreter generation and advantageously utilized during interpreter execution. Nevertheless, the information in these tables may be implemented in any number of ways in any number of data structures known to those of skill in the art.

Now that the template and dispatch tables have been described, it may be appropriate to describe how the interpreter may be generated. Fig. 7 shows a process of generating an interpreter. In general, the process generates the interpreter by cycling through all the virtual machine instructions and interpreter state combinations. This may be implemented with nested loops, a single loop or other control structures. In a preferred embodiment, nested loops are utilized.

At step 701, the computer system selects a virtual machine instruction (e.g., by one iteration through a loop through the virtual machine instructions). The system selects an interpreter state at step 703. Once a virtual machine instruction and an interpreter state are selected, the rest of the process in Fig. 7 generates computer code for the interpreter that will handle the selected virtual machine instruction when the interpreter is currently in the selected state. Although the drawings show flowcharts for embodiments of the invention for purposes of illustration, no specific ordering or combination of steps should be implied. In general, steps may be reordered, combined or deleted without departing from the scope of the invention.

At step 705, the system determines if the selected virtual machine instruction and interpreter state are legal. In one embodiment, this is accomplished by determining the expected state of the interpreter for the selected bytecode utilizing the template table (see Fig.

5). If the expected state is the same as the selected state, then the combination of selected virtual machine instruction and state is legal.

If the expected state is different from the selected state, this does not necessarily mean that the combination is illegal. Instead, the system determines if there is a legal way (meaning that does not corrupt the operand stack) from the selected state to the expected state. For example, if the expected state is ITOS and the selected state is VTOS, the interpreter may be put in the ITOS state by moving the top data value in the operand stack that is stored in memory into one or more registers (e.g., store the data value pointed to by SP' into a register and then decrement SP'). As another example, if the expected state is ITOS and the selected state is DTOS, there is no legal way to put the interpreter in the ITOS state since the top of the operand stack currently is a double-precision floating point.

In general, it is legal to go from the state of VTOS to any other state or to go from any other state to VTOS. The reason is that these shifts of interpreter state typically include moving a data value from memory to one or more registers, or vice versa.

If the selected virtual machine instruction and interpreter state are legal, the system may generate prolog computer code at step 707. The prolog computer code is any code that would be advantageously generated before execution of the selected virtual machine instruction. In general, the prolog may depend on the selected virtual machine instruction and the selected interpreter state. For example, if the expected state of the interpreter (for the selected virtual machine instruction) is different than the selected interpreter state, the prolog may include computer code to put the interpreter in the expected state. If the expected and selected states of the interpreter are the same, it may not be necessary to generate prolog computer code.

At step 709, the system calls the template function for the selected virtual machine instruction in order to generate computer code for the interpreter to execute the selected virtual machine instruction. In a preferred embodiment, the template function is called by indexing the template table shown in Fig. 5 with the selected virtual machine instruction. The field, field 507, which stores the pointer to (or address for) the template function is then accessed and the template function is called.

The template function generates computer code to execute the selected virtual machine instruction. It may be helpful to discuss a few examples of template functions. As mentioned earlier, in a preferred embodiment the template functions are written in the C++ and Java programming languages for an x86 microprocessor. The following is a template function for the bytecode ILOAD:

```
void TemplateTable::iload(int n) {
     assembler.movl(eax, address(n));
}
```

}

The ILOAD method is defined for a class called TEMPLATE\_TABLE for the Java virtual machine. As the ILOAD bytecode pushes an integer onto the operand stack, the template function by the same name has a parameter that is an integer. The MOVL method is a C++ function for an ASSEMBLER object that pushes the value of N onto the operand stack by placing it in a register. Recall that MOVL corresponds to the x86 assembly language instruction that moves a 32 bit quantity which is an integer in the Java virtual machine instruction but a long integer in the x86 microprocessor.

```
As another example, the following is a template function for the bytecode IADD:

void TemplateTable::iadd() {

assembler.popl(edx);

assembler.addl(eax, edx);
```

The IADD method is defined for a class called TEMPLATE\_TABLE for the Java virtual machine. The expected state for the IADD bytecode is ITOS so there should be an integer at the top of the operand stack stored in a register (EAX in this example). First, the value pointed to by the SP' pointer (which may be the ESP pointer in the x86 microprocessor) is popped off the stack utilizing the POPL method. It is important to understand that the stack we are discussing now is the native stack stored in memory on the target microprocessor (see left side of Figs. 4B and 4C). Thus, the data value pointed to by the SP' pointer is moved into the register EDX and SP' is then decremented.

At this point, the top of the operand stack is stored in the register EAX and the next highest data value on the operand stack is stored in EDX. The ADDL method corresponds to an assembly language instruction that adds the values stored in EAX and EDX, storing the sum in EAX. The EAX register now stores the desired sum in the appropriate register for the top of the operand stack, meaning the interpreter is now in the ITOS state as specified in the template table of Fig. 5 following the execution of the selected function IADD.

As illustrated above, in preferred embodiments, an object is instantiated for the assembler which includes methods for each assembly language instruction that will be utilized in the interpreter. For simplicity, the names of the methods are the same as the assembly language instructions. It has been found that utilizing an assembler object is beneficial for generation of the interpreter because an extra assembler need not be utilized. In some embodiments, the template functions may be written in assembly language for the desired computer architecture.

At step 711, the system generates epilog computer code. The epilog is computer code that sets up the interpreter to execute the next virtual machine instruction. Thus, the epilog performs the advance and dispatch steps of the interpreter described earlier.

Initially, the prolog computer code fetches the next virtual machine instruction. Since the current state of the interpreter after the execution of the selected virtual machine instruction is known (e.g., from field 509 of the template table in Fig. 5), the next virtual machine instruction may be utilized as an index (or offset) into the dispatch table of Fig. 6 in order to determine the location within the interpreter to execute the next virtual machine instruction. The computer code in the epilog will be discussed in more detail in reference to Fig. 8, but in general, the epilog depends on the selected virtual machine and the current interpreter state.

The system determines if there are more virtual machine instruction/interpreter states for which to generate computer code for the interpreter at step 701. If there are the process returns to step 701 and performs another iteration.

Back at step 705 if it is determined that the selected virtual machine instruction and interpreter state are illegal, the system may generate computer code to handle the error at step 715. Generally speaking, the error is an illegal bytecode sequence. In a preferred embodiment, computer code is generated for the interpreter that jumps to instructions that inform the user that this error has occurred. Although the number of errors detected in this manner will not be as numerous as those detected by a bytecode verifier, it may be desirable especially if one is not required or able to use a bytecode verifier. In some embodiments, the error checking and handling steps 707 and 715 may be omitted.

Fig. 8 shows a process of generating the epilog computer code for the interpreter. The epilog computer code is generated at step 711 of Fig. 7, but a specific embodiment that generates the epilog computer code will be discussed in reference to Fig. 8. At step 801, computer code that fetches the next virtual machine instruction is generated. The next virtual machine instruction may be fetched by incrementing the current bytecode pointer to the next bytecode and then fetching the bytecode pointed to or referenced by the bytecode pointer. As the size of the virtual machine instructions may vary as in the case of Java bytecodes, in a preferred embodiment a table is utilized to store the size of each bytecode so that the bytecode pointer may be incremented by the size in the table to point to the next bytecode.

Once the next virtual machine instruction is fetched, the system generates computer code to calculate an offset into the dispatch table at step 803. The offset is the number which when added to the starting address of the dispatch table of Fig. 6 results in the field indexed by the next bytecode and the current interpreter state. In a preferred embodiment, the dispatch table includes five single-dimensional tables (or subtables), one for each interpreter state. The current state of the interpreter determines which subtable to utilize. The size of each field in the subtables may be a fixed size (e.g., four bytes) so calculating the offset includes multiplying the next bytecode value by the fixed size. In other embodiments where the dispatch table is a single two-dimensional table, numerous techniques well known to those of skill in the art of calculating offsets into two-dimensional arrays may be utilized. Furthermore, the invention is not limited to tables but may be

implemented utilizing any number of data structures including linked lists, hash tables, and the like.

At step 805, the system generates computer code to jump to the location or address in the interpreter specified by the field at the offset in the dispatch table. The dispatch table is a jump table storing addresses within the computer code of the interpreter itself. During interpretation, the epilog computer code performs the advance and dispatch steps for the interpreter. However, other embodiments may place the advance step in the prolog and the dispatch step in the epilog; therefore, the invention is not limited to the specific implementation described herein.

The above has described preferred embodiments of the present invention.

Conceptually, one may think that there are five separate interpreters generated: one for each of the interpreter states ITOS, LTOS, FTOS, DTOS, and VTOS. However, in practice, many of the virtual machine instruction/interpreter state combinations are illegal so five separate interpreters are not generated. Furthermore, computer code that executes the virtual machine instructions may be shared so an interpreter according to the present invention may not be much larger in size than a conventional interpreter. In order to more clearly see how computer code that executes the virtual machine instructions may be shared, it may be helpful to the reader to describe how computer code for a sample bytecode may be generated for the interpreter.

## Example

As described in reference to Fig. 7, an interpreter may be generated by cycling or looping through the possible virtual machine instruction and interpreter state combinations. As the interpreter is generated, a section of computer code is generated for each virtual machine instruction with a dispatch table being utilized during interpreter execution to hold the entry or jump points for different virtual machine instruction and interpreter state combinations. Therefore, the generated interpreter may include a dispatch table and a sequence of sections of computer code that execute different virtual machine instructions (or handle errors).

With this example, it will be described how computer code that executes the IADD bytecode is generated. Fig. 9 shows a portion of a dispatch table 901 pertaining to the IADD bytecode. The structure of dispatch table 901 is the same as described in reference to Fig. 6. In short, the dispatch table is indexed by virtual machine instructions 903 and includes fields 905, 907, 909, 911, and 913, one field for each state of the interpreter.

The decimal value for the IADD bytecode is 96 as shown in parenthesis. Pointer  $A_J$  points to a location or address in the interpreter that executes the IADD bytecode if the interpreter is in the ITOS state. Similarly, pointers  $A_L$ ,  $A_F$ ,  $A_D$ , and  $A_V$  point to a locations or addresses in the interpreter that execute the IADD bytecode when the interpreter is in the LTOS, FTOS, DTOS, and VTOS states, respectively.

The pointers in dispatch table 901 point to addresses within the sequences of sections of computer code generated for the interpreter. Fig. 10 shows sequences of sections of computer code generated for the interpreter. Each section of computer code executes a specific bytecode. Section 1003 includes computer code for execution the IADD bytecode. As shown, section 1003 includes two POPL instructions and an ADDL instruction. These instructions are assembly language (or native machine instructions) for an x86 microprocessor and were generated as follows.

During interpreter generation, the following sections of assembly language instructions may be generated to execute the IADD byte when the interpreter is in the ITOS or VTOS states:

TIOS YTOS

POPL EAX

ADDL EAX, EDX POPL EDX

<DISPATCH/ADYANCE> ADDL EAX, EDX

<DISPATCH/ADVANCE>

For simplicity, the computer code that performs the dispatch and advance steps are not explicitly shown. As shown, the only difference between the two sections of computer code is that there is an additional instruction when the interpreter is in the VTOS state. The POPL EAX pops a value off the stack of the native machine and places it in register EAX.

This instruction was generated as prolog to shift the interpreter from the VTOS state into the ITOS state which is the state which is expected for the IADD bytecode (see step 707 of Fig. 7).

The POPL EDX instruction and the ADDL instruction were generated by the template function IADD() accessed in the template table (see previous example and step 709 of Fig. 7). Additionally, the computer code that implements the dispatch and advance steps are the epilog computer code (see step 711 of Fig. 7). As each section of code differs only by an initial assembly language instruction, pointers may be utilized to access a single section of computer code.

Accordingly, section 1003 includes computer code to execute the IADD bytecode when the interpreter is in either the ITOS or VTOS states. As shown in Fig. 10, pointer A<sub>V</sub> from dispatch table 901 in Fig. 9 points to the first instruction in section 1003 so that the initial instruction that puts the interpreter from the VTOS state into the ITOS state is executed. Pointer A<sub>I</sub> from the dispatch table points to the second instruction in section 1003 since the interpreter is in the ITOS state. As shown, whether the interpreter is in the VTOS or ITOS state, the computer code specified by pointer A<sub>I</sub> will direct the interpreter to execute IADD bytecodes.

States LTOS, FTOS and DTOS for the IADD bytecode in dispatch table 901 represent illegal states for the bytecode. Accordingly, pointers  $A_L$ ,  $A_F$  and  $A_D$  pointer to a section 1005 of computer code in Fig. 10 that handles the error. The computer code in section 1005 typically indicates to the user that the interpreter has been placed in an illegal state (see also step 715 of Fig. 7). For simplicity, one section of computer code is shown that handles errors; however, more than one section of computer code (or none if error checking is not desired) may be utilized. Additionally, the sections of computer code the execute virtual machine instructions or handle errors may be arranged in any order.

Having discussed an example, it may be beneficial to describe a process of executing a virtual machine instruction with an interpreter according to one embodiment as shown in Fig. 11. The process shown may be utilized to execute virtual machine instructions in an interpreter generated as described herein. However, the process may be

utilized with interpreters that are generated by other methods so the interpreter generation described should not be taken as limiting the implementation of the interpreter.

At step 1101, a computer system puts the interpreter in the expected state, where the expected state is the interpreter state that is expected before a selected virtual machine instruction is executed. In other embodiments, the expected state is the interpreter state that is expected before the computer code in the interpreter that executes the selected virtual machine instruction is run (e.g., the computer code generated by the template function). Step 1101 occurs during interpreter execution and corresponds to the prolog computer code generated at step 707 of Fig. 7 during interpreter generation. If the system is in the expected state, this step may be omitted.

The system executes the selected virtual machine instruction at step 1103. This step occurs during interpreter execution and corresponds to the computer code generated by the template function at step 709 of Fig. 7 during interpreter generation.

Once the selected virtual machine instruction has been executed, the system fetches the next virtual machine instruction at step 1105. Utilizing the next virtual machine instruction, the system calculates an offset into the dispatch table at step 1107. The current state of the interpreter after execution of the selected virtual machine instruction is known. Therefore, the current state along with the next virtual machine instruction may be utilized to calculate an offset into the dispatch table that specifies the location in the interpreter to execute the next virtual machine instruction. In a preferred embodiment where the dispatch table is implemented as multiple single-dimensional subtables, one for each interpreter state, the current state specifies the subtable and the offset is calculated utilizing the next virtual machine instruction (e.g., virtual machine instruction \* a fixed size).

At step 1109, the system jumps to the address or location in the interpreter stored in the field at the offset in the dispatch table. The field may include a pointer to a location in the interpreter that executes the next virtual machine instruction. Thus, the jump may cause the system to go back to step 1101 for the next virtual machine instruction.

Steps 1105, 1107 and 1109 occur during interpreter execution and correspond to the computer code generated by the epilog computer code at step 711 of Fig. 7 during

interpreter generation. It should be noted that with the embodiment of the invention shown in Fig. 11, explicit error checking is not required. Instead, if there is an error, the system may jump to computer code to handle the error at step 1109. Accordingly, error checking may be achieved without an impact on performance.

## Conclusion

While the above is a complete description of preferred embodiments of the invention, various alternatives, modifications and equivalents may be used. It should be evident that the invention is equally applicable by making appropriate modifications to the embodiments described above. For example, the embodiments described have been in reference to increasing the performance of the Java virtual machine interpreting bytecodes, but the principles of the present invention may be readily applied to other systems and languages. Therefore, the above description should not be taken as limiting the scope of the invention which is defined by the meets and bounds of the impended claims along with their full scope of equivalents.

subtables, one for each interpreter state, the current state specifies the subtable and the offset is calculated utilizing the next virtual machine instruction (e.g., virtual machine instruction \* a fixed size).

At step 1109, the system jumps to the address or location in the interpreter stored in the field at the offset in the dispatch table. The field may include a pointer to a location in the interpreter that executes the next virtual machine instruction. Thus, the jump may cause the system to go back to step 1101 for the next virtual machine instruction.


Steps 1105, 1107 and 1109 occur during interpreter execution and correspond to the computer code generated by the epilog computer code at step 711 of Fig. 7 during interpreter generation. It should be noted that with the embodiment of the invention shown in Fig. 11, explicit error checking is not required. Instead, if there is an error, the system may jump to computer code to handle the error at step 1109. Accordingly, error checking may be achieved without an impact on performance.


## Conclusion


While the above is a complete description of preferred embodiments of the invention, various alternatives, modifications and equivalents may be used. It should be evident that the invention is equally applicable by making appropriate modifications to the embodiments described above. For example, the embodiments described have been in reference to increasing the performance of the Java virtual machine interpreting bytecodes, but the principles of the present invention may be readily applied to other systems and languages. Therefore, the above description should not be taken as limiting the scope of the invention which is defined by the meets and bounds of the impended claims along with their full scope of equivalents.


4. Brief Description of Drawing

- Fig. 1 illustrates an example of a computer system that may be utilized to execute the software of an embediment of the invention.
  - Fig. 2 shows a system block diagram of the computer system of Fig. 1.
  - Fig. 3 shows how a Java source code program is executed.
- Fig. 4A shows a stack; Fig. 4B shows an operand stack of the present invention where the value for the top of the operand stack is stored in a register; and Fig. 4C shows an operand stack of the present invention where multiple registers and registers for storing different data types may store the value for the top of the operand stack.
- Fig. 5 illustrates a template table utilized during interpreter generation to organize interpreter states and template functions.
- Fig. 6 illustrates a dispatch table generated during interpreter generation that stores pointers to locations within the interpreter utilized to direct interpreter execution flow.
- Fig. 7 shows a process of generating an interpreter that utilizes a state of the interpreter to indicate that data type of the value for the top of the operand stack that is store in one or more registers.
- Fig. 8 shows a process of generating epilog computer code that executes the advance and dispatch steps of the interpreter.
- Fig. 9 shows a portion of a dispatch table of Fig. 6 for executing the bytecode IADD.
- Fig. 10 shows sections of computer code for interpreter that execute virtual machine instructions and handle errors.
- Fig. 11 shows a process of executing a virtual machine instruction with an interpreter according to an embodiment of the present invention.










## TEMPLATE TABLE

501 ¬		ILITA LATEL TAGEL		
BYTECODE	STATE BEFORE	TEMPLATE FUNCTION	STATE AFTER	
. 0	<any></any>	NOP()	<same></same>	
***	•••			
21	VTOS	ILOAD( )	ITOS	
22	VTOS	LLOAD( )	LTOS -	
23	VTOS	FLOAD( )	FTOS	
24	VT0S	DLOAD( )	DTOS	
•••	•••			
54	ITOS	ISTORE( )	VTOS	
55	LTOS	LSTORE( )	VTOS	
56	FTOS	FSTORE( )	VTOS	
57	DTOS	DSTORE( )	vtos	
• • •				
96	ITOS	IADD ( )	ITOS	
97	LTOS	LADD ( )	LTOS	
98	FTOS	FADD ( )	FTOS	
99	DTOS	DADD ( )	DTOS	
<i>,</i>	• • • • • • • • • • • • • • • • • • • •			
508-/	505 - <sup>J</sup>	507 <sup>J</sup> FIG. 5	509 <sup>]</sup>	

601 -	DISPATCH TABLE				
BYTECODE	ITOS	LTOS	FTOS	DTOS	VTOS
0	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>
1	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>
2	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>
3	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>
4	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>	<ptr></ptr>
603 J	605	607	609	611 <sup>J</sup>	613

FIG. 6









FIG. 8







Systems and methods for increasing the execution speed of interpreted programs which utilize an operand stack are provided. The value for the top of the operand stack is stored in one or more registers. A state of the interpreter indicates the data type of the value for the top of the operand stack stored in the one or more registers. An interpreter may be generated that is both fast and efficient in terms of the memory required for the interpreter.

2. Representative Drawing
Fig. 4